| 主权项 |
1.一种记忆体[100],其系包含:复数个资料储存字组[101],每一资料储存字组包含复数个资料储存单元[102]以及复数个参考储存单元[103],而每一资料储存单元[102]以及每一参考单元[103]则具有至少4种的状态;复数条参考接线[107,108],其中一条如此的参考接线[107,108]系相应于每个参考储存单元[103],该相应的参考储存单元[103]连接到该参考接线[107,108],每个参考储存单元[103]包含一用来连接该储存单元至该相应的参考接线[107,108]之闸路,每个参考单元回应于一个在所相应的参考接线[107,108]上之信号与一个写入信号而呈现其中一个该状态,该状态则是由该所相应的参考接线[107,108]上之该信号所决定的;复数条资料接线[110,111],其中一条如此的参考接线[110,111]相应于每个资料储存单元[102],该相应的资料储存单元[102]连接到该资料接线[110,111],每个资料储存单元[102]包含一用来连接该储存单元至该相应的资料接线[110,111]之闸路,每个资料单元回应于一个在所相应的资料接线[110,111]上之信号与一个写入信号而呈现其中一个该状态,该状态则是由该所相应的资料接线[110,111]上之该信号所决定的;复数个参考编码电路[105,106],其中一个如此的参考编码电路[105,106]相应于每一参考接线[107,108]并且连接到该参考接线[107,108],每一参考编码电路[105,106]则回应于该写入信号,在该相应的参考接线[107,108]上产生一参考信号;以及复数个资料编码电路[112,113],其中一个如此的资料编码电路[112,113]相应于每一资料接线[110,111]并且连接到该资料接线[110,111],每一资料编码电路[112,113]包含一用来接收具有至少4个状态的数位数値[20]并且回应于该写入信号而在该相应的资料接线[110,111]上产生一资料规划信号之电路。2.如申请专利范围第1项之记忆体[100],其中该资料储存单元[102]包含一用来连接该储存单元至其中一条该资料接线[110,111]的第一闸路[13]、一电容器[111]、一用来连接该电容器至该资料接线[110,111]的第二闸路、以及一具有连接到该电容器的基极之第三闸路[14],当该第三闸路[14]连接到该资料接线[110,111]时,该第三闸路[14]系汲取由该电容器[11]上的该电荷所决定之电流。3.如申请专利范围第1项之记忆体[100],其中该资料编码电路[112,113,20]包含一种电流模式的数位至类比转换器。4.如申请专利范围第1项之记忆体[100],其进一步地包含复数个资料解码电路[112,113,20],其中一个如此的资料解码电路[112,113]相应于每一资料接线[110,111]并且连接到该资料接线[110,111],每一资料解码电路[112,113,20]包含一藉由比较该电流与在每一该参考接线[107,108]中流动的电流而用来产生代表在该相应的资料接线[110,111]中流动的电流之数位数値之电流模式的数位至类比转换器[60]。5.如申请专利范围第4项之记忆体[100],其中该电流模式的数位至类比转换器[60]是利用一种由在每一该参考接线[107,108]中所流动的该电流所定义之分段线性曲线。图式简单说明:图1为一个根据本发明的储存单元10之概要图。图2为根据本发明的编码/解码电路20之概要图。图3为根据本发明的记忆体100之方块图。图4为根据本发明的参考编码/解码电路40之概要图。图5为电流A/D电路的实施例之概要图,其执行分段线性的修正。 |
