| 摘要 |
<p>홀 지름과 라인 패턴의 분리 폭의 미소한 레지스트 패턴을 형성하여, 미소한 패턴을 갖는 반도체 디바이스를 얻는 것을 목적으로 한다. 반도체 기판 상에 산을 공급할 수 있는 제 1 레지스트의 홀 패턴 또는 분리 패턴을 형성하여, 제 1 레지스트의 패턴 측벽에 가교막(유기 프레임)을 형성하여 레지스트 패턴의 홀 지름 또는 분리 폭을 축소하고, 다시 가교막의 열 리플로우 현상에 의해 분리를 축소하여, 이 레지스트 패턴을 마스크로 하여 반도체 기판을 에칭한다.</p> |
