发明名称 |
集成电路用电容元件的制造方法 |
摘要 |
本发明揭示一种集成电路用电容元件的其制造方法。该方法包括:在基片上形成钛膜的粘接层,在该粘接层表面形成氧化钛和扩散阻挡层,以及在该扩散阻挡层上依次形成下电极、强介质膜和上电极等工序。 |
申请公布号 |
CN1345088A |
申请公布日期 |
2002.04.17 |
申请号 |
CN01117608.3 |
申请日期 |
1995.11.30 |
申请人 |
松下电器产业株式会社 |
发明人 |
上本康裕;藤井英治;有田浩二;长野能久;嶋田恭博;吾妻正道;井上敦雄;井筒康文 |
分类号 |
H01L21/70;H01L21/283;H01L21/3205 |
主分类号 |
H01L21/70 |
代理机构 |
上海专利商标事务所 |
代理人 |
孙敬国 |
主权项 |
1.一种集成电路用电容元件的制造方法,其特征在于,它包括:在基片上形成钛或钽粘接层的工序;在所述钛或钽上形成由所述金属和非金属元素的化合物组成的化合物膜扩散阻挡层的工序,该工序包括利用在所述非金属元素的气体中用灯照射所述钛或钽的表面,将所述钛或钽的表面区域变换成所述化合物的过程;在所述化合物膜扩散阻挡层上形成钛或钽下电极的工序;在所述钛或钽上形成由金属氧化物组成的介质膜的工序;在所述介质膜上形成导电性钛或钽上电极的工序;有选择地蚀刻所述导电性钛或钽上电极和介质膜的工序;有选择地蚀刻所述钛或钽下电极的工序和有选择地蚀刻所述化合物膜扩散阻挡层和所述钛或钽粘接层的工序。 |
地址 |
日本大阪 |