| 主权项 |
1.一种ESD元件的制造方法,包括:形成一复数个井(WELL)区域,系于半导体基板上依所需之导电型式形成该井区域;形成一复数个第一掺杂区域(Doped Regine),系以一离子植入方式,形成于该基板表面或该井区域中;形成一复数个氧化层(Oxide Layer)区域,系成长一氧化绝缘层覆盖于该基板上或该井区域上,作为元件间隔离用;形成一复数个多晶矽闸极(Polysilicon Gate)区域,系形成一多晶矽层于该氧化层表面,并去除该不必要之该多晶矽层,而形成该多晶矽闸极;形成一复数个第二掺杂区域,该第二掺杂区域系形成于该基板与该井区域上;形成一复数个间隙壁(Spacer),该间隙壁系形成于该多晶矽闸极侧壁;形成一复数个第三掺杂区域,系使用离子植入方式,且该第三掺杂区域系形成于该基板与该井区域上作为接触(Contact)之用;形成一复数个矽化物层(Silicide Layer)于该多晶矽闸极与该第三掺杂区域上方;沉积ILD层间介电层、形成一复数个接触区域与形成一复数个导电用之金属电极。2.如申请专利范围第1项所述之制造方法,其中该半导体基板导电型式可为一P型或N型。3.如申请专利范围第1项所述之制造方法,其中该复数个井(WELL)区域以掺杂质之方式加热扩散(Thermal Diffusion)形成,且该导电型式可为一P型或N型。4.如申请专利范围第1项所述之制造方法,其中该复数个第一掺杂区域系为一ESD掺杂区域,且该导电型式可为一P型或N型。5.如申请专利范围第1项所述之制造方法,其中该复数个氧化绝缘层可为二氧化矽(SiO2)、氮氧化矽(SiOxNy)或其它可绝缘物质。6.如申请专利范围第1项所述之制造方法,其中该复数个多晶矽闸极,系可以一化学气相沉积多晶矽形成。7.如申请专利范围第1项所述之制造方法,其中该复数个第二掺杂区域,系使用一Lightly-Doped Drain(LDD)离子植入制程,且该第二掺杂区域之导电型式可为一P型或N型。8.如申请专利范围第1项所述之制造方法,其中该复数个间隙壁系可先以TEOS或其它材质沉积一介电层,再蚀刻该介电层,以形成该间隙壁。9.如申请专利范围第1项所述之制造方法,其中该复数个第三掺杂区域,系使用离子植入制程,且该第三掺杂区域之导电型式可为一P型或N型,且可作为接触(Contact)之用。10.如申请专利范围第1项所述之制造方法,其中该复数个矽化物层系可为一金属矽化物,如钨矽化物(Tungsten Silicide Layer),并可作为接触(Contact)之用。11.一种ESD元件的结构,包括:一复数个井(WELL)区域,系于半导体基板上依所需之导电型式形成该井区域;一复数个第一掺杂区域(Doped Regine),系以一离子植入方式,形成于该基板表面或该井区域中;一复数个氧化层(Oxide Layer)区域,系成长一氧化绝缘层覆盖于该基板上或该井区域上,作为元件间隔离用;一复数个多晶矽闸极(Polysilicon Gate)区域,系形成一多晶矽层于该氧化层表面,并去除该不必要之该多晶矽层,而形成该多晶矽闸极;一复数个第二掺杂区域,该第二掺杂区域系成于该基板与该井区域上;一复数个间隙壁(Spacer),该间隙壁系形成于该多晶矽闸极侧壁;一复数个第三掺杂区域,系使用离子植入形成,且该第三掺杂区域系形成于该基板与该井区域上;一复数个矽化物层(Silicide Layer)区域,系于该多晶矽闸极与该第三掺杂区域上方;一复数个ILD层间介电层、接触区域与导电用之金属电极。12.如申请专利范围第11项所述之结构,其中该半导体基板导电型式可为一P型或N型。13.如申请专利范围第11项所述之结构,其中该复数个井(WELL)区域以掺杂质之方式加热扩散(Thermal Diffusion)形成,且该导电型式可为一P型或N型。14.如申请专利范围第11项所述之结构,其中该复数个第一掺杂区域系为一ESD掺杂区域,且该导电型式可为一P型或N型。15.如申请专利范围第11项所述之结构,其中该复数个氧化绝缘层可为二氧化矽(SiO2)、氮氧化矽(SiOxNy)或其它可绝缘物质。16.如申请专利范围第11项所述之结构,其中该复数个多晶矽闸极,系可以一化学气相沉积多晶矽形成。17.如申请专利范围第11项所述之结构,其中该复数个第二掺杂区域,系使用一Lightly-Doped Drain(LDD)离子植入制程,且该第二掺杂区域之导电型式可为一P型或N型。18.如申请专利范围第11项所述之结构,其中该复数个间隙壁系可先以TEOS或其它材质沉积一介电层,再蚀刻该介电层,以形成该间隙壁。19.如申请专利范围第11项所述之结构,其中该复数个第三掺杂区域,系使用离子植入制程,且该第三掺杂区域之导电型式可为一P型或N型,且可作为接触(Contact)之用。20.如申请专利范围第11项所述之结构,其中该复数个矽化物层系可为一金属矽化物,如钨矽化物(TungstenSilicide Layer),并可作为接触(Contact)之用。图式简单说明:第一(A)图-第一(C)图为习知作为积体电路中之静电放电保护元件(ESD)之示意图;第二(A)-第二(I)图为为本发明一种ESD元件的制造方法知实施例之流程示意图。 |
