多重可变地址映射电路

摘要

本发明多重可变地址映射电路主要包括至少一个地址映射器,用以负责处理阵列中某一栏位阵列的输入逻辑地址与输出实体地址的转换;一映射器选择器,负责选择输出的实体地址是采用何组的地址映射器;以及一控制及介面电路,用以设定基底位移暂存器,逻辑基底暂存器,栏住长度暂存器以及记录长度暂存器的内容,并控制地址映射器及映射器选择器的动作。

主权项

1.一种多重可变地址映射电路，是接收阵列资料中某一栏位阵列的输入逻辑地址而处理为输出实体地址，其特征在于，其地址映射器中多重可变地址映射电路包括：至少一个地址映射器，用以负责处理阵列中某一栏位阵列的输入逻辑地址与输出实体地址的转换，其中该至少一个地址映射器包括：基底位移暂存器，记录该栏位阵列要做地址映射的起始实体地址；逻辑基底暂存器，记录该栏位阵列要做地址映射的起始逻辑地址；栏位长度暂存器，记录该栏位阵列的长度；记录长度暂存器，记录该阵列的长度；减法器，将输入逻辑地址与逻辑基底暂存器所储存的逻辑地址进行减法的运算；除法/余数产生器，将减法器的输出值与栏住长度暂存器所储存的栏位的长度进行除法/余数的运算；乘法器，将记录长度暂存器所储存的阵列的长度与除法/余数产生器的商数输出值进行乘法的运算；加法器，将基底位移暂存器所储存的起始实体地址，除法/余数产生器的余数输出值，与乘法器的输出值进行加法的运算以得到输出实体地址；映射器选择器，负责选择输出的实体地址是采用何组的地址映射器；以及控制及介面电路，用以设定基底位移暂存器，逻辑基底暂存器，栏位长度暂存器以及记录长度暂存器的内容，并控制地址映射器及映射器选择器的动作。