发明名称 多晶片模组
摘要 本发明系有关于一种多晶片模组,包含有:一电路板,具有一顶面及一底面,该顶面上布设有呈预定态样之线路,该电路板自其顶面往该底面方向凹设有至少一容室;至少一晶片,系固设于容室中,该晶片具有多数之焊垫;多数之焊线,各该焊线之一端系与该晶片之焊垫电性连接,其另一端则以实质上呈水平之方式与该电路板主线路电性连接;一盖体,系固设于该电路板顶面,用以遮盖各该容室,俾使该晶片得与外界隔离;藉此,该盖体可以几近贴住该电路板顶面之方式罩设于该电路板顶面上方,以有效降低该模组之整体厚度者。
申请公布号 TW480682 申请公布日期 2002.03.21
申请号 TW090109061 申请日期 2001.04.16
申请人 邱雯雯 发明人 邱雯雯
分类号 H01L23/00 主分类号 H01L23/00
代理机构 代理人 刘緖伦 台中市南屯区永春东一路五四九号三楼
主权项 1.一种多晶片模组,包含有:一电路板,具有一顶面及一底面,该顶面上布设有呈预定态样之线路,且该电路板自其顶面往该底面方向凹设有至少一容室;至少一晶片,系固设于容室中,该晶片具有多数之焊垫;多数之焊线,各该焊线之一端系与该晶片之焊垫电性连接,其另一端则以实质上呈水平之方式与该电路板顶面之线路电性连接;一盖体,系固设于该电路板顶面,用以遮盖各该容室,俾使该晶片得与外界隔离。2.依据申请专利范围第1项所述之模组,其中该电路板顶面上布设有多数之突出体,各该突出体系与该线路电性连接并位于该容室之开口周缘,且各该焊线之一端系与各该突出体固接者。3.依据申请专利范围第2项所述之模组,其中该突出体系为金属材质所制成者。4.依据申请专利范围第2项所述之模组,其中该盖体具有一内表面及一外表面,且该内表面系与各该焊线与该突出体之衔接处接触者。5.依据申请专利范围第1项所述之模组,其中该盖体具有一内表面及一外表面,且该内表面系与各该焊线与该电路板上线路之衔接处接触者。6.依据申请专利范围第1项所述之模组,其中该盖体系为透明材质所制成者。7.依据申请专利范围第1项所述之模组,其中该电路板包含有一上层板及一下层板,该上层板具有一顶面、一底面以及贯穿该顶、底面之至少一穿孔,该下层板具有一顶面及一底面,且该下层板之顶面系与该上层板之底面贴接,藉此,各该穿孔与该下层板可形成该容室者。8.依据申请专利范围第1项所述之模组,更包含有一黏着物,系布设于该电路板顶面,并与该盖体相互黏着固接者。9.依据申请专利范围第8项所述之模组,其中该黏着物涵盖各该焊线与该电路板线路之衔接处者。10.依据申请专利范围第8项所述之模组,其中该黏着物系选自矽树脂(Silicones)、环氧树脂(Epoxies)、丙烯酸树脂(Acrylics)、聚醯亚胺(Polyamides)等材质之一所制成者。11.依据申请专利范围第1项所述之模组,其中该盖体系藉由若干螺丝而固设于该电路板顶面者。12.依据申请专利范围第1项所述之模组,更包含有:自该电路板底面往该顶面方向凹设之至少一容室,且该底面上布设有呈预定态样之线路;至少一晶片,系固设于该底面之容室中,该晶片具有多数之焊垫;多数之底面焊线,各该焊线之一端系与位于该底面容室中之晶片之焊垫电性连接,其另一端则以实质上呈水平之方式与该底面之线路电性连接;另一盖体,系固设于该电路板底面,用以遮盖各该底面容室,俾使位于该底面容室中之晶片得与外界隔离。13.依据申请专利范围第12项所述之模组,其中该电路板底面上布设有多数之突出体,各该突出体系与该底面线路电性连接并位于该底面容室之开口周缘,且各该底面焊线之一端系与各该底面之突出体固接者。图式简单说明:第一图系一种习用多晶片模组之剖视图;第二图系本发明第一较佳实施例之剖视图;第三图系第二图之部分结构放大图;第四图系本发明第二较佳实施例之剖视图;第五图系第四图之部分结构放大图;第六图系本发明第三较佳实施例之剖视图;第七图系本发明第四较佳实施例之剖视图。
地址 新竹巿东区光复路一段五七六巷十六弄十五号