发明名称 FORMATION METHOD OF INTER LAYER DIELECTRIC IN SEMICONDUCTOR DEVICE
摘要 <p>본 발명은 반도체 소자의 제조공정 중 금속배선간의 층간 절연을 위한 절연막의 증착방법에 관한 것으로 더 상세하게는 금속배선간의 층간 절연막으로서 FSG(Fluoro Silicate Glass)증착 공정시 SiHF 또는 SiHF가스를 사용함으로써 플루오르의 농도를 균일하게 유지시키며 유전상수의 극소화를 가능하게 하여 반도체 소자의 속도를 향상시킬 수 있도록 하는 층간절연막의 형성방법에 관한 것이다.본 발명에 따른 저유전막의 형성방법에 의할 경우 기존의 방법에 의하여 저유전막을 형성하는 경우보다 유전상수를 획기적으로 낮출 수 있어 소자 동작속도를 향상시킬 수 있으며 상분리 현상을 억제하여 공정마진을 확보할 수 있다. 또한 기존의 증착장비를 이용하여 증착이 가능하므로 추가적인 비용의 부담이 없으며 폴리머계 저유전물질과 달리 무기계 저유전물질이므로 안정성이 우수하여 배리어(Barrier) 및 캡핑레이어(Capping Layer)가 불필요하여 공정의 단순화에 따른 비용의 절감을 기대할 수 있다.</p>
申请公布号 KR100327582(B1) 申请公布日期 2002.03.14
申请号 KR19990025524 申请日期 1999.06.29
申请人 null, null 发明人 박상종;김중헌;김광진
分类号 H01L21/31 主分类号 H01L21/31
代理机构 代理人
主权项
地址