| 摘要 |
<p>본 발명은 상보 신호를 발생하기 위한 회로 장치에 관한 것으로, 상기 장치에서 입력 신호(IN)는 입력 단자(5)로부터 제 1경로내에서는 직렬 소자(2)를 통해 제 1출력 단자(7)로 가이드되고, 제 1경로에 대해 병렬로 배치된 제 2경로내에서는 인버터(1)를 통해 제 2출력 단자(6)로 가이드된다. 제 1 및 제 2출력 단자(7, 6)는 보상 장치(8)를 통해 제 1 또는 제 2출력 노드(CLKN, CLKP)에 연결되며, 상기 보상 장치(8)는 제 1 및 제 2경로에서의 신호(C2, C1)의 상이한 시간 지연을 보상한다.</p> |
