Electronic device incorporating stacked building blocks and process of manufacturing the same

摘要

Die vorliegende Erfindung betrifft ein elektronisches Bauteil mit gestapelten Bausteinen (1 - n) und ein Herstellungsverfahren desselben. Jeder Baustein (1 - n) weist einen Chip (C1 bis Cn) auf. Jeder Chip (C1 bis Cn) ist auf einer Stapelzwischenebene (Z1 bis Zn) montiert. Die Stapelzwischenebenen (Z1 bis Zn) eines Stapels weisen identische Layouts auf, während auf den Chips (C1 bis Cn) irreversibel über Kontaktflächen (CS1 bis CSn und CS11 bis CSnn) einstellbare Chipauswahlschaltungen (A1 bis An) angeordnet sind, die eine irreversible Zuordnung der Kontaktflächen (CS1 bis CSn) und (CS11 bis CSnn) zu den Stapelzwischenebenen (Z1 bis Zn) ermöglichen. <IMAGE>