| 摘要 |
<p>본 발명은 반도체 기술에 관한 것으로, 반도체 소자 제조 공정 중 폴리실리콘 또는 폴리사이드 구조의 전도라인 패터닝 공정에 관한 것이며, 폴리실리콘(또는 폴리사이드) 구조의 전도라인 사이의 간극에서 후속 층간절연막의 보이드를 방지할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다. 본 발명은 폴리실리콘(또는 폴리사이드)/마스크 절연막 구조의 전도라인 식각시 식각 프로파일(Etch Profile)이 84°∼88° 정도로 포지티브(Positive)하게 경사지도록 형성함으로써 후속 층간절연막 형성시 전도라인 사이의 간극에서 우수한 갭-필링 특성을 확보하고 보이드의 발생을 방지한다. 포지티브하게 경사진 전도라인의 식각 프로파일을 얻기 위해 본 발명에서는 폴리실리콘(또는 폴리사이드) 식각시 그 측벽에 폴리머가 패시베이션(passivation) 되도록 하여 폴리실리콘(또는 폴리사이드) 두께의 20%∼50%까지 경사지게 식각하고, 이후 통상의 버티컬(vertical) 식각 조건으로 식각을 수행하여 폴리실리콘(또는 폴리사이드)이 전체적으로 84°∼88°정도로 경사를 가지도록 한다</p> |
