| 主权项 |
1.一种制造半导体元件之方法,系包含:在一半导体基材上形成一绝缘层;在该绝缘层中形成多个接触孔;在该绝缘层之上形成一导电层以遮盖该等接触孔;旋转该半导体基材;以及藉由在该旋转的半导体基材上供应一蚀刻组合物来蚀刻该导电层,其中该蚀刻组合物包含一种有至少一种选自由H2O2.O2.IO4-、BrO3.ClO3.S2O8-、KIO3.H5IO6.KOH及HNO3所组成之基团的氧化剂、至少一种选自由HF、NH4OH、H3PO4.H2SO4.NH4F与HCl所组成的基团之促进剂、以及一缓冲溶液之混合物,并且其中该氧化剂、该促进剂与该缓冲溶液具有一混合比例,使得在蚀刻之后,该导电层之物质仅出现在该等接触孔之内,而不会留在该绝缘层中。2.如申请专利范围第1项所述之制造半导体元件之方法,其中该缓冲溶液包含一去离子水。3.如申请专利范围第1项所述之制造半导体元件之方法,其中该导电层包含一种选自由钨(W)、铜(Cu)、以及多晶矽所组成之群组之物质。4.如申请专利范围第3项所述之制造半导体元件之方法,其系进一步包含在该绝缘层中形成接触孔之后,但在形成该绝缘层之前,在该半导体基材与该绝缘层上形成一层障壁层之步骤。5.如申请专利范围第4项所述之制造半导体元件之方法,其中该障壁层包含一种选自由Ti、TiN、Ti/TiN、Ta、TaN、及Ta/TaN所组成之群组之物质。6.如申请专利范围第1项所述之制造半导体元件之方法,其中该蚀刻组合物被一个被置放在该半导体基材上方之喷嘴供应,该喷嘴系受到喷杆摆动而至该半导体基材中心的右侧或该半导体基材中心的左侧。7.如申请专利范围第1项所述之制造半导体元件之方法,其中该蚀刻组合物的处理温度是在20至90℃的范围中。8.如申请专利范围第7项所述之制造半导体元件之方法,其中该半导体基材被加热至约该蚀刻组合物的处理温度。9.如申请专利范围第3项所述之制造半导体元件之方法,其中该蚀刻组合物包含作为一氧化剂重量百分比为0.01至30的HNO3.作为一促进剂重量百分比为0.01至30的NH4F、及具有剩余重量百分比的去离子水。10.如申请专利范围第3项所述之制造半导体元件之方法,其中该蚀刻组合物包含作为一氧化剂重量百分比为3至55的HNO3.作为一促进剂重量百分比为0.2至35的HF、及具有剩余重量百分比的去离子水。11.如申请专利范围第3项所述之制造半导体元件之方法,其中该蚀刻组合物包含作为一氧化剂重量百分比为0.2至30的H2O2.作为一促进剂重量百分比为0.01至30的NH4OH、及具有剩余重量百分比的去离子水。12.如申请专利范围第3项所述之制造半导体元件之方法,其中该蚀刻组合物包含作为一氧化剂重量百分比为3至60的HNO3.作为一促进剂重量百分比为0.06至30的HF、及具有剩余重量百分比的去离子水。13.如申请专利范围第1项所述之制造半导体元件之方法,其中该导电层之蚀刻步骤藉由至少两个蚀刻程序进行。14.一种制造半导体元件之方法,系包含下列步骤:在一半导体基材上形成一图样结构;在该半导体基材与该图样结构上形成一层间层介电层;旋转该半导体基材;以及藉由在该旋转的半导体基材上供应一蚀刻组合物来蚀刻该间层介电层,该蚀刻组合物系包含一种有至少一种选自由H2O2.O2.IO4-、BrO3.ClO3.S2O8-、KIO3.H5IO6.KOH及HNO3所组成之基团的氧化剂、至少一种选自由HF、NH4OH、H3PO4.H2SO4.NH4F与HCl所组成的基团之促进剂、以及缓冲溶液之混合物,其中该氧化剂、该促进剂与该缓冲溶液以一定的混合比例混合,使得蚀刻平面化该间层介电层。15.如申请专利范围第14项所述之制造半导体元件之方法,其中该间层介电层包含一种选自由氧化物、氮化物、硼磷矽(borophosphosilicate)、与原矽酸四乙脂(tetraethylorthosilicate)所组成之群组的物质。16.如申请专利范围第15项所述之制造半导体元件之方法,其中该其中该蚀刻组合物包含作为一氧化剂重量百分比为0.01至60的HNO3.作为一促进剂重量百分比为0.05至25的HF、及具有剩余重量百分比的去离子水。17.如申请专利范围第15项所述之制造半导体元件之方法,其中该蚀刻组合物包含作为一氧化剂重量百分比为0.01至30的HNO3.作为一促进剂重量百分比为0.01至30的NH4F、及具有剩余重量百分比的去离子水。18.如申请专利范围第14项所述之制造半导体元件之方法,其中该半导体基材的旋转速度每分钟转速(rpm)是200至5000。19.如申请专利范围第14项所述之制造半导体元件之方法,其中该蚀刻组合物被一个被置放在该半导体基材上方之喷嘴供应,该喷嘴系受到喷杆摆动而至该半导体基材中心的右侧或该半导体基材中心的左侧。20.如申请专利范围第19项所述之制造半导体元件之方法,其中该喷杆摆动包含长距离喷杆摆动部分与短距离喷杆摆动部分,其系贯序地被进行。21.如申请专利范围第14项所述之制造半导体元件之方法,其中该半导体基材被加热至约该蚀刻组合物之处理温度。22.一种制造半导体元件之方法,系包含:在一半导体基材上形成一绝缘层;在该绝缘层中形成多个接触孔;在该绝缘层上形成一覆盖层以遮盖该等接触孔;旋转该半导体基材;藉由供应热气体至该半导体基材之后侧而加热该半导体基材;以及藉在该旋转的半导体基材上供应一蚀刻组合物来蚀刻该覆盖层,其中该覆盖材之物质在该蚀刻程序之后仅出现于该接触孔之内而不会存在该绝缘层之上。23.如申请专利范围第22项所述之制造半导体元件之方法,该蚀刻组合物系包含一种有至少一种选自由H2O2.O2.IO4-、BrO3.ClO3.S2O8-、KIO3.H5IO6.KOH及HNO3所组成之基团的氧化剂、至少一种选自由HF、NH4OH、H3PO4.H2SO4.NH4F与HCl所组成的基团之促进剂、以及一缓冲溶液之混合物。24.如申请专利范围第23项所述之制造半导体元件之方法,其中该缓冲溶液包含一去离子水。25.如申请专利范围第22项所述之制造半导体元件之方法,其中该覆盖层包含一层导电层或一层间层介电层。26.如申请专利范围第22项所述之制造半导体元件之方法,其中该热气体包含一种惰性气体,并该热气体之温度是在20至90℃的范围中。27.如申请专利范围第22项所述之制造半导体元件之方法,其中该蚀刻组合物被一个被置放在该半导体基材上方之喷嘴供应,该喷嘴系受到喷杆摆动而至该半导体基材中心的右侧或该半导体基材中心的左侧。28.如申请专利范围第22项所述之制造半导体元件之方法,其中该蚀刻组合物的处理温度是在20至90℃的范围中。29.一种半导体基材,系包含:一单元区域,系包括一个由一导电材料所组成的导电插塞;以及一周边区域,系包括一个供一对准记号或一刻画线之其中一者用的孔图案,其中该孔图样没有包含导电材料。30.如申请专利范围第29项所述之半导体基材,其中该导电材料包含一种选自由钨(W)、铜(Cu)、或多晶矽所组成之群组之物质。图式简单说明:第1图为显示传统用以制造半导体元件之CMP装置之概要示意图;第2至7图为显示使用形成钨插塞与对正记号或刻画线用之传统处理顺序的半导体元件制造过程之横节面图;第8图为藉由重量百分比率显示供钨层用之蚀刻组合物的蚀刻速率倾向之图形表示图;第9图为显示被用来进行根据本发明之第一较佳实施例之半导体元件制程之旋转蚀刻装置之概要示意图;第10图为显示根据喷杆摆动之蚀刻速率图形表示图,该喷杆摆动系根据本发明之第一较佳实施例而生者;第11图为显示对于根据本发明之第一较佳实施例之各种喷杆摆动之蚀刻速率与蚀刻均匀度之图形表示图;第12至17图为显示被用来说明根据本发明第一较佳实施例之钨插塞形成过程之处理顺序的横截面图;第18图为显示使用根据本发明第一较佳实施例之制造半导体元件方法所产生的多层结构之图式;第19至23图为显示与多晶矽插塞一起运用根据本发明第二较佳实施例之制造半导体元件方法的单元垫形成过程之横截面图;第24至28图为显示使用根据本发明第三较佳实施例之制造半导体元件之方法之平面化过程的横截面图。 |
