| 主权项 |
1.一种半导体装置,其包含有:SOI基板,系具有基板和在上述基板上形成的埋入绝缘膜,以及在上述绝缘膜上形成有半导体层者;局部分离绝缘膜,系与上述埋入绝缘膜不相接触,而在上述半导体层附近形成绝缘膜者;半导体元件,系由包括上述半导体层的一部分形成者;及虚设领域,系在上述半导体元件之间,使由局部分离绝缘膜予以隔离,并形成包括上述半导体层的另一部分的不具有作为元件功能者。2.如申请专利范围第1项之半导体装置,其中完全隔离绝缘膜,系在与上述埋入绝缘膜相接触状态下,贯穿上述半导体层而形成的绝缘膜;虚设领域,上述半导体元件之间由上述完全隔离绝缘膜予以隔离,并形成包括上述半导体层的另一部分的不具有作为元件功能者。3.如申请专利范围第1或2项之半导体装置,其中在上述虚设领域的上述半导体层内注入所规定的导电型的掺杂物。4.如申请专利范围第3项之半导体装置,其中在上述半导体层内形成上述规定的导电型井,而上述虚设领域的上述半导体层系为上述井的一部分。5.如申请专利范围第1或2项之半导体装置,其中在上述虚设领域的上述半导体层表面连接有虚设领域配线。6.如申请专利范围第3项之半导体装置,其中上述虚设领域,具有包括在上述半导体层的上述另一部分表面形成的虚设闸极绝缘膜;及在上述虚设闸极绝缘膜上形成的虚设闸极电极在内的虚设闸极。7.如申请专利范围第6项之半导体装置,其中该半导体装置可对上述虚设闸极电极提供固定电位。8.如申请专利范围第6项之半导体装置,其中上述虚设闸极,部分地设置于上述半导体层的上述另一部分部位;在上述半导体层的上述另一部分中没被虚设闸极覆盖的部位,注入上述规定的导电型的掺杂物。9.如申请专利范围第8项之半导体装置,其中又具备与上述虚设领域的上述半导体层及上述虚设闸极电极呈电性连接的虚设导电插头;及连接于上述虚设导电插头的虚设配线。10.如申请专利范围第6项之半导体装置,其中该半导体装置的上述虚设闸极系十字型;上述虚设领域的上述半导体层,系具有平行于构成上述虚设闸极的上述十字型的各边(四边)的平行四边形的结构者。11.一种虚设领域之配置方法,其包含有以下各步骤:第1步骤,系用以准备将许多个虚设领域进行规则地配置之第1图案者;第2步骤,系用以准备将元件和电路的图案或井的图案进行记载之第2图案者;及第3步骤,系将上述第1图案和第2图案相重叠,通过消除上述元件及电路的重叠部分或上述井边界带分的上述虚设领域来决定上述虚设领域的配置。12.如申请专利范围第11项之虚设领域之配置方法,其中在上述第3步骤中,于上述图案重叠部分的上述虚设领域,通过消除上述图案周边部位存在的上述虚设领域来决定上述虚设领域的配置。13.如申请专利范围第12项之虚设领域之配置方法,其中在上述第3步骤中,于消除上述虚设领域的位置重新配置与其上述虚设领域尺寸不同的虚设领域,使其不与上述图案重叠。14.一种半导体装置之制造方法,包含有以下步骤:准备步骤(a),系用以准备具有基板和在上述基板上形成的埋入绝缘膜,以及在上述绝缘膜上形成半导体层的SOI基板;形成步骤(b),系在上述半导体层的表面附近,形成与上述埋入绝缘膜不相接触的作为绝缘膜之局部分离绝缘膜;形成步骤(c),系在上述半导体层的部分部位形成半导体元件;及形成步骤(d),系用以形成在上述半导体元件之间,由上述局部分离绝缘膜予以隔离,并在上述半导体层的另一部分与上述步骤(c)并列进行不具有元件功能的虚设领域。图式简单说明:图1是实施形态1的SOI装置的俯视图。图2是实施形态1的SOI装置的剖面图。图3是实施形态2的SOI装置的俯视图。图4是实施形态2的SOI装置的剖面图。图5是实施形态3的SOI装置的俯视图。图6是实施形态3的SOI装置的剖面图。图7是实施形态4的SOI装置的剖面图。图8是实施形态5的SOI装置的俯视图。图9是实施形态5的SOI装置的剖面图。图10是实施形态6的SOI装置的俯视图。图11是实施形态6的SOI装置的剖面图。图12是实施形态7的SOI装置的俯视图。图13是实施形态8的SOI装置的俯视图。图14是显示实施形态8的SOI装置的隔开虚设领域的A、B两点之间存在的电阻的示意图。图15是显示实施形态7的SOI装置的隔开虚设领域的C、D两点之间存在的电阻的示意图。图16是实施形态9的SOI装置的俯视图。图17是实施形态9的SOI装置的剖面图。图18是显示实施形态10的虚设领域配置方法的示意图。图19是显示实施形态10的虚设领域配置方法的示意图。图20是显示实施形态10的虚设领域配置方法的示意图。图21是显示实施形态10的虚设领域配置方法的示意图。图22是显示实施形态10的虚设领域配置方法的示意图。图23是实施形态11的SOI装置的剖面图。图24是实施形态11的SOI装置的剖面图。图25是显示实施形态12的SOI装置的制造方法的示意图。图26是显示实施形态12的SOI装置的制造方法的示意图。图27是显示实施形态12的SOI装置的制造方法的示意图。图28是显示实施形态12的SOI装置的制造方法的示意图。图29是显示实施形态12的SOI装置的制造方法的示意图。图30是显示实施形态12的SOI装置的制造方法的示意图。图31是显示实施形态12的SOI装置的制造方法的示意图。图32是显示实施形态12的SOI装置的制造方法的示意图。图33是显示实施形态12的SOI装置的制造方法的示意图。图34是显示实施形态12的SOI装置的制造方法的示意图。图35是显示实施形态12的SOI装置的制造方法的示意图。图36是显示实施形态12的SOI装置的制造方法的示意图。图37是显示实施形态12的SOI装置的制造方法的示意图。图38是显示实施形态12的SOI装置的制造方法的示意图。图39是显示实施形态12的SOI装置的制造方法的示意图。图40是显示实施形态12的SOI装置的制造方法的示意图。图41是显示实施形态12的SOI装置的制造方法的示意图。图42是显示实施形态12的SOI装置的制造方法的示意图。图43是显示实施形态12的SOI装置的制造方法的示意图。图44是显示实施形态12的SOI装置的制造方法的示意图。图45是传统的SOI装置的剖面图。图46是显示传统的SOI装置的电流电压特性的示意图;图47是传统的SOI装置存在问题的示意图。图48是传统的SOI装置的俯视图。图49是传统的SOI装置的剖面图。图50是传统的SOI装置的剖面图。图51是传统的SOI装置的剖面图。 |
