| 主权项 |
1.一种在一电脑系统内之第一集线器与第二集线 器之间直接传送资料之介面,包含: 一资料信号路径,以封包方式藉由分割处理传输资 料;以及 一组命令信号。2.如申请专利范围第1项之介面,其 中在电脑系统内之第一及第二集线器为在一晶片 集内之组件。3.如申请专利范围第1项之介面,其中 除直接连接至介面之外部滙流排外,该介面在第一 集线器与第二集线器之间提供一种点至点连接。4 .如申请专利范围第3项之介面,其中在该介面之所 有权之仲裁后,一第一处理在该介面以一要求封包 予以启动。5.如申请专利范围第4项之介面,其中该 要求封包包括一异动描述符。6.如申请专利范围 第4项之介面,其中一完成封包响应第一异动之要 求封包,在该介面予以传输。7.如申请专利范围第5 项之介面,其中该要求封包包括一异动描述符,并 且该完成封包包括一对应之异动描述符。8.如申 请专利范围第6项之介面,其中一供第二异动之要 求封包,可在响应第一异动之要求封包传输完成封 包前,予以传输越过该介面。9.如申请专利范围第8 项之介面,其中该第一集线器为一使处理器及记忆 体装置互相连点接之记忆体控制器集线器。10.如 申请专利范围第9项之介面,其中第二集线器为一 在电脑系统内使周边组件互相连点接之输入/输出 (I/O)集线器。11.如申请专利范围第3项之介面,其中 该资料信号路径为可定标。12.如申请专利范围第 11项之介面,其中封包予以经由源同步时钟模式传 输越过该资料信号路径。13.如申请专利范围第12 项之介面,其中该介面包括一组双向资料信号,第 一及第二源同步选通信号,一单向仲裁信号,及一 双向停止信号。14.如申请专利范围第13项之介面, 其中该介面另包括一系统重设信号,一公用时钟信 号,及一电压参考信号。15.如申请专利范围第7项 之介面,其中该异动描述符在一阶层之多重介面内 ,在至少三集线器之间识别单独之集线器。16.如申 请专利范围第6项之介面,其中该要求封包包括一 栏位指示是否响应各别要求封包而需要一完成封 包。17.如申请专利范围第4项之介面,其中在该集 线器间之仲裁为对称并予以分配。18.如申请专利 范围第4项之介面,其中一集线器予以分配该介面 之所有权,直到一预定之时间量。19.一种在一电脑 系统内之第一集线器与第二集线器之间直接传送 资料之介面,包含: 一第一装置,供在该第一集线器与第二集线器之间 ,以封包方式经由分割处理传输资料;以及 一第二装置,供传输命令信号。20.如申请专利范围 第19项之介面,其中在该电脑系统内之第一及第二 集线器为在一晶片集内之组件。21.如申请专利范 围第20项之介面,其中除直接连接至介面之外部滙 流排外,该介面在第一集线器与第二集线器之间提 供一种点至点连接。22.如申请专利范围第21项之 介面,其中该介面包括一装置,供在该介面以一要 求封包启动第一异动。23.如申请专利范围第22项 之介面,其中该要求封包包括一异动描述符。24.如 申请专利范围第22项之介面,其中该介面包括装置, 供响应第一异动之要求封包而提供完成封包。25. 如申请专利范围第23项之介面,其中该要求封包包 括一异动描述符,并且完成封包包括一对应之异动 描述符。26.如申请专利范围第24项之介面,其中该 介面包括一装置,供在传输该完成封包前,响应该 第一处理之要求封包,传输供一第二处理之要求封 包越过该介面。27.如申请专利范围第26项之介面, 其中该第一集线器为一记忆体控制器集线器,并具 有一使处理器及记忆体装置互相连接之装置。28. 如申请专利范围第27项之介面,其中该第二集线器 为一输入/输出(I/O)集线器,并具有一使电脑系统内 之周边组件互相连接之装置。29.如申请专利范围 第21项之介面,其中以封包方式经由分割处理传输 资料之该第一装置,另包括供将资料信号路径定标 之装置。30.如申请专利范围第26项之介面,其中该 介面包括装置,供经由源同步时钟模式传输封包越 过该介面。31.如申请专利范围第25项之介面,其中 该异动描述符包括一装置,供在一阶层之多重介面 内,在三或更多集线器之间识别单独之集线器。32. 如申请专利范围第24项之介面,其中该要求封包包 括一装置,供指示是否响应各别要求封包而需要完 成封包。33.如申请专利范围第32项之介面,其中该 介面包括一装置,供在集线器之间,供介面之所有 权之仲裁。34.如申请专利范围第22项之介面,其中 该介面另包括一装置,供分配介面之所有权至集线 器之一,直到一预定时间量。35.一种在一电脑系统 内之第一集线器与第二集线器之间直接传送资料 之介面,包含: 一组资料信号及一对源同步选通信号,该资料信号 以封包形式经由分割处理传输资料,该封包包括一 要求封包及完成封包,该要求封包包括一处理描述 符;以及 一组命令信号,包括单向仲裁信号及一公用时钟信 号。36.如申请专利范围第35项之介面,其中除直接 连接至点至点连接之外部滙流排外,该介面在该第 一集线器与第二集线器之间提供一种点至点连接 。37.一种在一电脑系统内之一晶片集之一记忆体 控制器集线器与输入/输出(I/O)集线器之间传送资 料之介面,包含: 一双向资料信号路径及一对源同步选通信号,该资 料信号路径以封包方式经由分割处理传输资料,该 封包包括一要求封包及完成封包,该要求封包包括 一处理描述符;以及 一组命令信号,包括单向仲裁信号,一双向停止信 号,一系统重设信号,一公用时钟信号,及一电压参 考信号。38.如申请专利范围第37项之介面,其中除 直接连接至点至点连接之外部滙流排外,该介面在 第一集线器与第二集线器之间提供一种点至点连 接。图式简单说明: 图1例示一种根据先前技艺,在电脑组件之间实施 一介面之电脑系统。 图2为一种在电脑组件之间实施改良介面之电脑系 统,其一种实施例之方块图。 图3为定时图,例示介面之一种实施例所实施之分 割异动。 图4为一在电脑组件之间,实施一阶层之多重多重 改良介面之电脑系统,其一种实施例之方块图。 图5为定时图,例示根据一种实施例,资料封包之仲 裁及传输。 图6为定时图,例示根据一种实施例,资料封包之流 动控制。 图7例示流程图,说明根据一种实施例,响应流动控 制操作之步骤。 图8例示根据一种实施例之实体信号介面。 图9为定时图,例示根据一种实施例之源同步定时 。 图10例示根据一种实施例,一有多重处理器在电脑 组件之间实施改良介面之电脑系统。 |
