| 摘要 |
<p>본발명은 반도체 소자에 관한 것으로, 통합메모리로직 소자에 있어서 높은 항복전압을 요구하는 아날로그 커패시터와 낮은 항복전압이 요구되는 안티퓨즈의 제조공정을 용이하게 통합함으로써 통합메모리로직 소자의 생산성을 높이는 효과가 있다. 또한, 전도성 패턴과 측벽 스페이서 그리고 전도성 플러그를 이용한 3전극 구조의 수직형 안티퓨즈를 제공함으로써, 반도체 기판 점유면적을 줄이는 효과가 있다. 본발명의 통합메모리로직 소자의 제조방법은, 아날로그 커패시터와 안티퓨즈의 각각의 제1전극을 동시에 형성한 후, 상기 제1전극위에 상대적으로 두꺼운 절연막을 증착한 후, 상기 아날로그 커패시터의 제1전극상의 절연막을 마스크 패턴으로 보호하고, 안티퓨즈용 제1전극상의 상기 절연막을 소정두께 만큼 식각하여 안티퓨즈용 유전막의 두께를 상대적으로 얇게 형성하고, 상기 아날로그 커패시터 및 상기 안티퓨즈용 절연막위에 각각의 제2전극을 형성함으로써, 상대적으로 높은 항복전압을 갖는 아날로그 커패시터와 상대적으로 낮은 항복전압을 갖는 안티퓨즈 제조공정을 용이하게 통합할 수 있다.</p> |
