发明名称 DSLAM motive clock cutting circuit of ADSL
摘要 <p>본 발명의 목적은 DSLAM을 ATM망에 접속하여 원활한 데이터 전송을 하기 위해서 마스터 보드에 이상이 발생할 때, 동일한 기능을 가진 슬레이브 보드로 동기클럭을 절체하여 시스템이 안정되게 동작하도록 하는 ADSL의 DSLAM 동기클럭 절체회로를 제공하는 데에 있다. 이와같은 목적을 달성하기 위한 본 발명의 실시예에 따른 ADSL의 DSLAM 동기클럭 절체회로는 입력되는 클럭신호들의 이상 여부를 확인하여 동기 클럭신호를 절체하고, 입력 클럭신호들을 분주시켜 출력하는 제1,제2 보드와, 상기 제1,제2 보드로부터 출력되는 클럭신호들을 비교하여 상기 제1,제2 보드의 상태를 모니터링하는 신호 모니터링부를 포함하여 구성된다.</p>
申请公布号 KR100322344(B1) 申请公布日期 2002.02.07
申请号 KR19990021387 申请日期 1999.06.09
申请人 현대네트웍스 주식회사 发明人 허삼식
分类号 H04L12/66 主分类号 H04L12/66
代理机构 代理人
主权项
地址