发明名称 |
Programmable and electrically erasable serial readout memory by anticipation |
摘要 |
<p>L'invention concerne une mémoire (MEM1) à entrée (DIN) et sortie (DOUT) série, comprenant des moyens de lecture de données dans la mémoire sur réception d'une adresse partielle de lecture (ADR1) à laquelle il manque N bits de poids faible pour former une adresse complète. Selon l'invention, l'étape de lecture par anticipation comprend les étapes suivantes : lire simultanément les P premiers bits de M mots de la mémoire ayant la même adresse partielle ; lorsque l'adresse reçue est complète (ADR1, ADR2), sélectionner les P premiers bits du mot désigné par l'adresse complète et délivrer ces bits sur la sortie série de la mémoire ; lire P bits suivants du mot désigné par l'adresse complète pendant la délivrance de P bits précédents et délivrer ces bits sur la sortie série de la mémoire lorsque les P bits précédents sont délivrés. Application aux bus série rapides, notamment les bus SPI. <IMAGE></p> |
申请公布号 |
EP1172820(A1) |
申请公布日期 |
2002.01.16 |
申请号 |
EP20010102475 |
申请日期 |
2001.02.05 |
申请人 |
STMICROELECTRONICS |
发明人 |
ZINK, SEBASTIEN;CAVALERI, PAOLA;LECONTE, BRUNO |
分类号 |
G11C7/10;G11C8/00;G11C16/08;G11C16/10;G11C16/26;(IPC1-7):G11C7/10 |
主分类号 |
G11C7/10 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|