| 主权项 |
1.一种半导体记忆元件具有: 整体资料滙流排线和单一资料脉冲线和与资料库 和输出入界面电路部份间耦合资料数目相同数目 的的参考比较电压线; 一控制装置,连接每一条线以固定多个整体资料滙 流排线和资料脉冲线和参考比较电压线为一正常 的电位; 一第一到第三驱动装置,连接在多个整体资料滙流 排线和资料脉冲线和参考比较电压线两边的每个 端点,以藉由输出入起始讯号和资料输出脉冲讯号 和每个资料讯号控制每个线的驱动; 一第一接受装置,连接资料脉冲线两边的端点,以 接受承载在资料脉冲线上的脉冲讯号并与参考比 较电压比较而输出资料脉冲讯号; 一第二接受装置,连接在多个整体资料滙流排线两 边的个别端点,以与参考比较电压讯号比较并在第 一接受装置输出的资料脉冲讯号的控制下输出每 个资料値; 而且,根据本发明的半导体记忆元件更具有多个预 充电装置分别连接整体资料滙流排线和资料脉冲 线以藉由控制装置来高速预充电资料滙流排线。2 .如申请专利范围第1项之半导体记忆元件,其中控 制装置具有一电阻连接在电压的供应端和个别线 之间。3.如申请专利范围第1项之半导体记忆元件, 其中控制装置具有一PMOS电晶体连接在电压的供应 端和个别线之间,而闸极接地。4.如申请专利范围 第1项之半导体记忆元件,其中第一到第三驱动装 置具有NMOS电晶体连接在每条线和接地端之间,而 每一个资料讯号和输出入起始讯号的AND组合讯号, 资料输出脉冲讯号和书出入起始讯号的AND组合讯 号和书出入起始讯号分别输入给每个的闸极,其通 道宽度比为2:2:1。5.如申请专利范围第1项之半导 体记忆元件,其中第一和第二接受装置具有一电流 镜型差额放大器接收资料脉冲讯号和每个资料讯 号作为第一输入,和参考比较电压作为第二输入。 6.如申请专利范围第1项之半导体记忆元件,其中半 导体记忆元件更具有连接到控制装置的多个预光 电装置与多个整体资料滙流排线和资料脉冲线并 联以预充电个别的对应线到正常电位。7.如申请 专利范围第1项之半导体记忆元件,其中预光电装 置接收资料脉冲讯号并在控制脉冲讯号的控制下 被触动。图式简单说明: 第一图是习知半导体记忆元件的资料滙流排线结 构; 第二图是本发明第一实施例的半导体记忆元件的 资料滙流排线结构; 第三图是本发明第一实施例的半导体记忆元件的 资料滙流排线结构; 第四图是第二图和第三图半导体记忆元件的操作 时序图; 第五图是本发明半导体记忆元件作为一个群组的 资料滙流排线结构; 第六图是本发明半导体记忆光件资料(脉冲)驱动 装置实施例的电路; 第七图是本发明半导体记忆光件资料接受装置实 施例的电路。 |
