| 主权项 |
2.如申请专利范围第1项记载之杂讯去除装置,其中 前述资料控制手段系由具有:被接续于正的直流电 缘端子(12)之资料输入端子(D);以及被接续于前述 资料传送路径之输入端,而且,前述资料响应由前 述第2电压准位之区间(TH)往前述第1电压准位之区 间(TL)转换之触发输入端子(T);以及第1输出端子(Q); 以及产生与前述第1输出端子(Q)相反之相位之输出 ,而且被接续于前述资料传送路径之输出端之第2 输出端子(Q-);以及重置端子(R)之D型正反器(9)所形 成, 前述时间量测手段系由时脉脉冲产生手段(11)与计 数器(10)所形成, 前述时脉脉冲产生手段(11)系以比前述第1电压准 位之区间(TL)与前述第2电压准位之区间(TH)之合计 时间之最小时间宽幅还短之周期产生时脉脉冲者, 前述计数器(10)系具有:为了藉由前述时脉脉冲之 计数以量测前述指定时间,被接续于前述时脉脉冲 产生手段(11)之时脉输入端子(CK);以及被接续于前 述正反器(9)之前述第1输出端子(Q)或第2输出端子(Q -),而且响应前述正反器(9)之重置状态,以获得此计 数器(10)之重置状态用之重置端子;以及被接续于 前述正反器(9)之重置端子,而且将显示前述指定时 间(T2)之量测之中了时间点之信号作为前述正反器 (9)用之重置信号送往前述正反器(9)之重置端子用 之输出端子。3.一种数位资料之杂讯去除装置,其 系于传送:第1电压准位之区间(TL)与第2电压准位之 区间(TH)被重复配置,将由前述第2电压准位之区间( TH)对前述第1电压准位之区间(TL)之转换时间点当 成有效资讯使用地被制作之2値之数位资料用之传 送路径中,去除有可能被包含于前述资料之杂讯用 之杂讯去除装置,其特征为: 具备:被接续于前述传送路径之资料控制手段:以 及被接续于前述资料控制手段之时间量测手段; 前述时间量测手段系使比前述资料之前述第2电压 准位之区间(TH)之最小时间宽幅还短之指定时间(T2 ′)与前述第2电压准位之区间(TH)之开始同步量测 者, 前述资料控制手段系响应显示由前述时间量测手 段所获得之前述指定时间(T2′)之输出,形成阻止 前述指定时间(T2′)中之杂讯之传送之变形资料, 将在前述指定时间中不包含杂讯之前述变形资料 送出于前述传送路径。4.如申请专利范围第3项记 载之杂讯去除装置,其中前述资料控制手段系由具 有:被接续于正的直流电缘端子(12)之资料输入端 子(D);以及被接续于前述资料传送路径之输入端, 而且,前述资料响应由前述第2电压进位之区间(TH) 往前述第1电压准位之区间(TL)转换之触发输入端 子(T);以及第1输出端子(Q);以及产生与前述第1输出 端子(Q)相反之相位之输出,而且被接续于前述资料 传送路径之输出端之第2输出端子(Q-);以及重置端 子(R)之D型正反器(9)所形成, 前述时间量测手段系由时脉脉冲产生手段(11)与计 数器(10)所形成, 前述时脉脉冲产生手段(11)系以比前述第1电压准 位之区间(TL)与前述第2电压准位之区间(TH)之合计 时间之最小时间宽幅还短之周期产生时脉脉冲者, 前述计数器(10)系具有:为了藉由前述时脉脉冲之 计数以量测前述指定时间,被接续于前述时脉脉冲 产生手段(11)之时脉输入端子(CK);以及被接续于前 述正反器(9)之前述第1输出端子(Q)或第2输出端子(Q -),而且响应前述正反器(9)之重置状态,以获得此计 数器(10)之重置状态用之重置端子;以及被接续于 前述正反器(9)之重置端子,而且将显示前述指定时 间(T2)之量测之中了时间点之信号作为前述正反器 (9)用之重置信号送往前述正反器(9)之重置端子用 之输出端子。5.一种资料记忆装置,其系将对应第1 电压准位之区间(TL)与第2电压准位之区间(TH)被重 复配置,将由前述第2电压准位之区间(TH)对前述第1 电压准位之区间(TL)之转换时间点当成有效资讯使 用地被制作之2値之数位资料之写入信号写入记录 媒体用之数位资料记忆装置,其特征为: 具有:接受前述资料用之输入手段(6);以及被接续 于前述输入手段(6)之杂讯去除装置(8);以及被接续 于前述资讯去除装置(8)之写入手段(4.7); 前述杂讯去除手段(8)具备:被接续于前述输入手段 (6)与前述写入手段(4.7)之间之资料控制手段(9);以 及被接续于前述资料控制手段(9)之时间量测手段( 10.11); 前述时间量测手段(10.11)系使比前述资料之前述第 1电压准位之区间(TL)之最小时间宽幅长,而且,前述 第1电压准位之区间(TL)与前述第2电压准位之区间( TH)之合计时间之最小时间宽幅还短之指定时间(T2) 与前述第1电压准位之区间(TL)之开始同步量测者, 前述资料控制手段(9)系响应显示由前述时间量测 手段所获得之前述指定时间(T2)之输出,形成阻止 在前述指定时间(T2)中之杂讯之传送之变形资料者 , 前述写入手段(4.7)系将对应前述变形资料之写入 信号写入前述记录媒体者。6.如申请专利范围第5 项记载之资料记忆装置,其中前述资料控制手段系 由具有:被接续于正的直流电缘端子(12)之资料输 入端子(D);以及被接续于前述资料传送路径之输入 端,而且,前述资料响应由前述第2电压准位之区间( TH)往前述第1电压准位之区间(TL)转换之触发输入 端子(T);以及第1输出端子(Q);以及产生与前述第1输 出端子(Q)相反之相位之输出,而且被接续于前述资 料传送路径之输出端之第2输出端子(Q-);以及重置 端子(R)之D型正反器(9)所形成, 前述时间量测手段系由时脉脉冲产生手段(11)与计 数器(10)所形成, 前述时脉脉冲产生手段(11)系以比前述第1电压准 位之区间(TL)与前述第2电压准位之区间(TH)之合计 时间之最小时间宽幅还短之周期产生时脉脉冲者, 前述计数器(10)系具有:为了藉由前述时脉脉冲之 计数以量测前述指定时间,被接续于前述时脉脉冲 产生手段(11)之时脉输入端子(CK);以及被接续于前 述正反器(9)之前述第1输出端子(Q)或第2输出端子(Q -),而且响应前述正反器(9)之重置状态,以获得此计 数器(10)之重置状态用之重置端子;以及被接续于 前述正反器(9)之重置端子,而且将显示前述指定时 间(T2)之量测之中了时间点之信号作为前述正反器 (9)用之重置信号送往前述正反器(9)之重置端子用 之输出端子者, 前述写入手段系具有:写入用正反器(14)与信号转 换手段(4); 前述写入用正反器(14)系具有:被接续于前述D型正 反器(9)之前述第1以及第2输出端子之其中一方,而 且,将由前述D型正反器(9)之重置状态往设定状态 之转换当成触发信号接受之写入用触发端子;以及 对前述写入用触发端子送出每当触发信号输入时, 输出状态转换之输出信号之写入用输出端子, 前述信号转换手段(4)系被接续于前述写入用正反 器(14)。7.一种资料记忆装置,其系将对应第1电压 准位之区间(TL)与第2电压准位之区间(TH)被重复配 置,将由前述第2电压准位之区间(TH)对前述第1电压 准位之区间(TL)之转换时间点当成有效资讯使用地 被制作之2値之数位资料之写入信号写入记录媒体 用之数位资料记忆装置,其特征为: 具有:接受前述资料用之输入手段(6);以及被接续 于前述输入手段(6)之杂讯去除装置(8a);以及被接 续于前述资讯去除装置(8a)之写入手段(4.7); 前述杂讯去除手段(8a)具备:被接续于前述输入手 段(6)与前述写入手段(4.7)之间之资料控制手段(9a); 以及被接续于前述资料控制手段(9a)之时间量测手 段(10.11); 前述时间量测手段(10.11)系使比前述资料之前述第 2电压准位之区间(TH)之最小时间宽幅还短之指定 时间(T2′)与前述第2电压准位之区间(TH)之开始同 步量测者, 前述资料控制手段(9a)系响应显示由前述时间量测 手段所获得之前述指定时间(T2′)之输出,形成阻 止在前述指定时间(T2′)中之杂讯之传送之变形资 料者, 前述写入手段(4.7)系将对应前述变形资料之写入 信号写入前述记录媒体者。8.如申请专利范围第7 项记载之资料记忆装置,其中前述资料控制手段系 由具有:被接续于正的直流电缘端子(12)之资料输 入端子(D);以及响应前述资料由前述第1电压准位 之区间(TL)往前述第2电压准位之区间(TH)转换,可以 获得设定状态地被接续于前述输入手段(6)之触发 输入手段(T);以及第1输出端子;以及产生与前述第1 输出端子相反之相位之输出,而且被接续于前述资 料传送路径之输出端之第2输出端子;以及重置端 子(R)之D型正反器(9a)所形成, 前述时间量测手段系由时脉脉冲产生手段(11)与计 数器(10)所形成, 前述时脉脉冲产生手段(11)系以比前述第1电压准 位之区间(t1-t2)与前述第2电压准位之区间(t2-t4)之 合计时间之最小时间宽幅还短之周期产生时脉脉 冲者, 前述计数器(10)系具有:为了藉由前述时脉脉冲之 计数以量测前述指定时间,被接续于前述时脉脉冲 产生手段(11)之时脉输入端子(CK);以及被接续于前 述正反器(9a)之前述第1输出端子或第2输出端子,而 且响应前述正反器(9a)之重置状态,以获得此计数 器之重置状态用之重置端子;以及被接续于前述正 反器(9a)之重置端子,而且将显示前述指定时间(T2) 之量测之中了时间点之信号作为前述正反器(9a)用 之重置信号送往前述正反器(9a)之重置端子用之输 出端子者, 前述写入手段系具有:写入用正反器(14)与信号转 换手段(4); 前述写入用正反器(14)系具有:被接续于前述D型正 反器(9a)之前述第1以及第2输出端子之其中一方,而 且,将由前述D型正反器(9a)之重置状态往设定状态 之转换当成触发信号接受之写入用触发端子;以及 对前述写入用触发端子送出每当触发信号输入时, 输出状态转换之输出信号之写入用输出端子, 前述信号转换手段(4)系被接续于前述写入用正反 器(14)。图式简单说明: 第一图系说明习知之FDD之由于杂讯之错误记录用 之波形图。 第二图系说明习知杂讯去除用之波形图。 第三图系概略显示本发明之第1实施形态之FDD以及 FDC之方块图。 第四图系显示第三图之各部之状态之波形图。 第五图系概略显示本发明之第2实施形态之FDD以及 FDC之方块图。 第六图系显示第五图之各部之状态之波形图。 |
