| 主权项 |
1.一种电压位准转移器(Voltage level shifter),用以将 低电压位准之信号转换至高电压位准之信号,该电 压位准转移器至少包含: 复数个中阶电压产生装置,其中每个该中阶电压源 系因应于一高阶电压源,用以产生一中阶电压位准 ; 复数个串接之位准转移装置,其中每一个该位准转 移装置系与复数个该中阶电压源之一者相耦合,用 以因应于所耦合之该中阶电压装置所产生之该中 阶电压位准、以及由所串接之前一级位准转移装 置所产生之参考位准以产生该位准转移装置之该 参考位准,其中该中阶电压源之数量与该位准转移 装置之数量相同,且该串接位准转移装置之第一级 位准转移装置系因应于所耦合之该中阶电压装置 所产生之该中阶电压位准、一输入信号、以及该 输入信号之反相信号,用以产生该第一级位准转移 装置之该参考位准;及最终级位准转移装置,因应 于该高阶电压源、以及由该串接位准转移装置中 之最后一级所产生之该参考位准,用以产生一输出 信号,其中该输出信号之相位与该输入信号之相位 相同。2.如申请专利范围第1项之电压位准转移器, 更包含一输入装置,用以因应于该输入信号以产生 该输入信号之该反相信号。3.如申请专利范围第2 项之电压位准转移器,其中上述之输入装置系一反 相器。4.如申请专利范围第1项之电压位准转移器, 其中上述之每个该中阶电压产生装置至少包含一 金属氧化半导体(Metal-Oxide-Semiconductor, MOS)电晶体 具有一闸极、一汲极、以及一源极,其中该MOS电晶 体之该闸极与该汲极相耦合。5.如申请专利范围 第4项之电压位准转移器,其中上述之MOS电晶体系 一PMOS电晶体,该PMOS电晶体之该源极与该高阶电压 源相耦合,且由耦合之该闸极与该汲极输出该中阶 电压位准。6.如申请专利范围第4项之电压位准转 移器,其中上述之中阶电压源更包含复数个串接之 PMOS电晶体,其中每个该PMOS电晶体具有一闸极、一 汲极、以及一源极,该每个该PMOS电晶体之该闸极 与该汲极相耦合,且该PMOS电晶体之该源极与下一 级串接之该PMOS电晶体之该闸极与该汲极相耦合, 其中该串接之PMOS电晶体中,第一级之该PMOS电晶体 之该源极与该高阶电压源相耦合,且该串接之PMOS 电晶体中,最后一级之该PMOS电晶体所耦合之该闸 极与该汲极输出该中阶电压位准。7.如申请专利 范围第6项之电压位准转移器,其中上述之串接位 准转移装置中,每一级之该位准转移装置所耦合之 该中阶电压源所包含之该串接PMOS电晶体数量,较 前一级之该位准转移装置所耦合之该中阶电压源 所包含之该串接PMOS电晶体数量为少。8.如申请专 利范围第4项之电压位准转移器,其中上述之MOS电 晶体系一NMOS电晶体,该NMOS电晶体耦合之该闸极与 该汲极与高阶电压源相耦合,且由该源极输出该中 阶电压位准。9.如申请专利范围第4项之电压位准 转移器,其中上述之中阶电压源更包含复数个串接 之NMOS电晶体,其中每个该NMOS电晶体具有一闸极、 一汲极、以及一源极,每个该NMOS电晶体之该闸极 与该汲极相耦合,且该NMOS电晶体之该源极与下一 级串接之该NMOS电晶体之该闸极与该汲极相耦合, 其中该串接之NMOS电晶体中,第一级之该NMOS电晶体 耦合之该闸极与该汲极与该高阶电压源相耦合,且 该串接之NMOS电晶体中,最后一级之该NMOS电晶体之 该源极输出该中阶电压位准。10.如申请专利范围 第9项之电压位准转移器,其中上述之串接位准转 移装置中,每一级之该位准转移装置所耦合之该中 阶电压源所包含之该串接NMOS电晶体数量,较前一 级之该位准转移装置所耦合之该中阶电压源所包 含之该串接NMOS电晶体数量为少。11.如申请专利范 围第1项之电压位准转移器,其中上述之每个该中 阶电压产生装置至少包含一二极体具有一阳极端 与一阴极端,其中该二极体之阳极端与该高阶电压 源相耦合,且该二极体之该阴极端输出该中阶电压 位准。12.如申请专利范围第1项之电压位准转移器 ,其中上述之中阶电压产生装置更包含复数个串接 之二极体,其中每个该二极体具有一阳极端与一阴 极端,每个该二极体之阳极端与前一级二极体之该 阴极端相耦合,其中该串接之二极体中,第一级二 极体之该阳极端与该高阶电压源相耦合,且该串接 之二极体中,最后一级二极体之该阴极端输出该中 阶电压位准。13.如申请专利范围第12项之电压位 准转移器,其中上述之串接位准转移装置中,每一 级之该位准转移装置所耦合之该中阶电压源所包 含之该二极体数量,较前一级之该位准转移装置所 耦合之该中阶电压源所包含之该串接二极体数量 为少。14.如申请专利范围第1项之电压位准转移器 ,其中上述每个该位准转移装置所产生之该参考位 准包含一第一参考位准与一第二参考位准,其中该 第一参考位准与该第二参考位准之相位相反。15. 如申请专利范围第14项之电压位准转移器,其中上 述串接之位准转移装置中,每个该位准转移装置至 少包含:第一差动对电晶体,具有一闸极、一汲极 、以及一源极,该第一差动对电晶体之该闸极因应 于该串接之前一级位准转移装置所产生之该第一 参考位准,用以于该第一差动对电晶体之该汲极产 生该第二参考位准,该第一差动对电晶体之该源极 与一参考电压源耦合; 第二差动对电晶体,具有一闸极、一汲极、以及一 源极,该第二差动对电晶体之该闸极因应于该串接 之前一级位准转移装置所产生之该第二参考位准, 用以于该第二差动对电晶体之该汲极产生该第一 参考位准,该第二差动对电晶体之该源极与该参考 电压源耦合; 第一负载电晶体,具有一闸极、一汲极、以及一源 极,该第一负载电晶体之该汲极与该第一差动对电 晶体之该汲极相耦合,该第一负载电晶体之该闸极 与该第二差动对电晶体之该汲极相耦合;及 第二负载电晶体,具有一闸极、一汲极、以及一源 极,该第二负载电晶体之该汲极与该第二差动对电 晶体之该汲极相耦合,该第二负载电晶体之该闸极 与该第一差动对电晶体之该汲极相耦合,其中该第 一负载电晶体之该源极与该第二负载电晶体之该 源极相耦合,用以与该位准转移装置所对应之该中 阶电压装置相耦合,以输入所对应之该中阶电压装 置所产生之该中阶电压位准,且受该中阶电压位准 所偏压(Biased)。16.如申请专利范围第15项之电压位 准转移器,其中上述之第一差动对电晶体与该第二 差动对电晶体系NMOS电晶体,且该第一负载电晶体 与该第二负载电晶体系PMOS电晶体。17.如申请专利 范围第15项之电压位准转移器,其中上述之串接位 准转移装置之第一级位准转移装置中,该第一差动 对电晶体之该闸极系因应于该输入信号,用以产生 该第一级位准转移装置之该第二参考位准,该第二 差动对电晶体之该闸极系因应于该输入信号之该 反相信号,用以产生该第一级位准转移装置之该第 一参考位准。18.如申请专利范围第15项之电压位 准转移器,其中上述之最终级位准转移装置至少包 含: 最终级第一差动对电晶体,具有一闸极、一汲极、 以及源极,该最终级第一差动对电晶体之该闸极因 应于该串接位准转移装置之最终级所产生之该第 一参考位准,用以于该最终级第一差动对电晶体之 该汲极产生该最终级位准转移装置之该第二参考 位准,该最终级第一差动对电晶体之源极与一参考 电压源耦合; 最终级第二差动对电晶体,具有一闸极、一汲极、 以及一源极,该最终级第二差动对电晶体之该闸极 因应于该串接位准转移装置之最终级所产生之该 第二参考位准,用以于该最终级第二差动对电晶体 之该汲极产生该最终级位准转移装置之该第一参 考位准,该最终级第二差动对电晶体之源极与该参 考电压源耦合; 最终级第一负载电晶体,具有一闸极、一汲极、以 及一源极,该最终级第一负载电晶体之该汲极与该 最终级第一差动对电晶体之该汲极相耦合,该最终 级第一负载电晶体之该闸极与该最终级第二差动 对电晶体之该汲极相耦合;及最终级第二负载电晶 体,具有一闸极、一汲极、以及一源极,该最终级 第二负载电晶体之该汲极与该最终级第二差动对 电晶体之该汲极相耦合,该最终级第二负载电晶体 之该闸极与该最终级第一差动对电晶体之该汲极 相耦合,其中该最终级第一负载电晶体之该源极与 该最终级第二负载电晶体冬该源极相耦合,用以与 该高阶电压源相耦合且受该高阶电压源所偏压( Biased)。19.如申请专利范围第18项之电压位准转移 器,其中上述之最终级第一差动对电晶体与该最终 级第二差动对电晶体系NMOS电晶体,且该最终级第 一负载电晶体与该最终级第二负载电晶体系PMOS电 晶体。20.如申请专利范围第1项之电压位准转移器 ,其中上述之输出信号系送往导线(Cable)或晶片以 进行进一步之操作。21.一种电压位准转移器( Voltage level shifter),用以将低电压位准之信号转换 至高电压位准之信号,该电压位准转移器至少包含 : 中阶电压产生装置,因应于一高阶电压源用以产生 一中阶电压位准; 第一级位准转移装置,因应于该中阶电压位准、一 输入信号、以及该输入信号之反相信号,用以产生 第一参考位准与一第二参考位准,其中该第一参考 位准与该第二参考位准之相位相反;及 第二级位准转移装置,因应于该高阶电压位准、该 第一参考位准、以及该第二参考位准,用以产生输 出信号,其中该输出信号之相位与该输入信号之相 位相同。22.如申请专利范围第21项之电压位准转 移器,更包含一输入装置,用以因应于该输入信号 以产生该输入信号之该反相信号。23.如申请专利 范围第22项之电压位准转移器,其中上述之输入装 置系一反相器。24.如申请专利范围第21项之电压 位准转移器,其中上述之中阶电压产生装置至少包 含一金属氧化半导体(Metal-Oxide-Semiconductor, MOS)电 晶体具有一闸极、一汲极、以及一源极,其中该MOS 电晶体之该闸极与该汲极相耦合。25.如申请专利 范围第24项之电压位准转移器,其中上述之MOS电晶 体系一PMOS电晶体,该PMOS电晶体之该源极与该高阶 电压源相耦合,且由耦合之该闸极与该汲极输出该 中阶电压位准。26.如申请专利范围第24项之电压 位准转移器,其中上述之中阶电压源更包含复数个 串接之PMOS电晶体,其中每个该PMOS电晶体具有一闸 极、一汲极、以及一源极,该每个该PMOS电晶体之 该闸极与该汲极相耦合,且该PMOS电晶体之该源极 与下一级串接之该PMOS电晶体之该闸极与该汲极相 耦合,其中该串接之PMOS电晶体中,第一级之该PMOS电 晶体之该源极与该高阶电压源相耦合,且该串接之 PMOS电晶体中,最后一级之该PMOS电晶体所耦合之该 闸极与该汲极输址该中阶电压位准。27.如申请专 利范围第24项之电压位准转移器,其中上述之MOS电 晶体系一NMOS电晶体,该NMOS电晶体耦合之该闸极与 该汲极与高阶电压源相耦合,且由该源极输出该中 阶电压位准。28.如申请专利范围第24项之电压位 准转移器,其中上述之中阶电压源更包含复数个串 接之NMOS电晶体,其中每个该NMOS电晶体具有一闸极 、一汲极、以及一源极,每个该NMOS电晶体之该闸 极与该汲极相耦合,且该NMOS电晶体之该源极与下 一级串接之该NMOS电晶体之该闸极与该汲极相耦合 ,其中该串接之NMOS电晶体中,第一级之该NMOS电晶体 耦合之该闸极与该汲极与该高阶电压源相耦合,且 该串接之NMOS电晶体中,最后一级之该NMOS电晶体之 该源极输出该中阶电压位准。29.如申请专利范围 第21项之电压位准转移器,其中上述之每个该中阶 电压产生装置至少包含一二极体具有一阳极端与 一阴极端,其中该二极体之阳极端与该高阶电压源 相耦合,且该二极体之该阴极端输出该中阶电压位 准。30.如申请专利范围第21项之电压位准转移器, 其中上述之中阶电压产生装置更包含复数个串接 之二极体,其中每个该二极体具有一阳极端与一阴 极端,每个该二极体之阳极端与前一级二极体之该 阴极端相耦合,其中该串接之二极体中,第一级二 极体之该阳极端与该高阶电压源相耦合,且该串接 之二极体中,最后一级二极体之该阴极端输出该中 阶电压位准。31.如申请专利范围第21项之电压位 准转移器,其中上述之第一参考位准与,该第二参 考位准之相位相反。32.如申请专利范围第21项之 电压位准转移器,其中上述之第一级位准转移装置 至少包含: 第一级第一差动对电晶体,具有一闸极、一汲极、 以及一源极,该第一级第一差动对电晶体之该闸极 因应于该输入信号,用以于该第一级第一差动对电 晶体之该汲极产生该第一参考位准,该第一级第一 差动对电晶体之该源极与一参考电压源耦合; 第一级第二差动对电晶体,具有一闸极、一汲极、 以及一源极,该第一级第二差动对电晶体之该闸极 因应于该输入信号之该反相信号,用以于该第一级 第二差动对电晶体之该汲极产生该第二参考位准, 该第一级第二差动对电晶体之该源极与该参考电 压源耦合; 第一级第一负载电晶体,具有一闸极、一汲极、以 及一源极,该第一级第一负载电晶体之该汲极与该 第一级第一差动对电晶体之该汲极相耦合,该第一 级第一负载电晶体之该闸极与该第一级第二差动 对电晶体之该汲极相耦合;及第一级第二负载电晶 体,具有一闸极、一汲极、以及一源极,该第一级 第二负载电晶体之该汲极与该第一级第二差动对 电晶体之该汲极相耦合,该第一级第二负载电晶体 之该闸极与该第一级第一差动对电晶体之该汲极 相耦合,其中第一级该第一负载电晶体之该源极与 该第二负载电晶体之该源极相耦合,用以与该中阶 电压产生装置相耦合,以受该中阶电压位准所偏压 (Biased)。33.如申请专利范围第32项之电压位准转移 器,其中上述之第一级第一差动对电晶体与该第一 级第二差动对电晶体系NMOS电晶体,且该第一级第 一负载电晶体与该第一级第二负载电晶体系PMOS电 晶体。34.如申请专利范围第21项之电压位准转移 器,其中上述之第二级位准转移装置至少包含: 第二级第一差动对电晶体,具有一闸极、一汲极、 以及一源极,该第二级第一差动对电晶体之该闸极 因应于该第一级位准转移装置所产生之该第一参 考位准,用以于该第二级第一差动对电晶体之该汲 极产生该第二级位准转移装置之该第一参考位准, 该第二级第一差动对电晶体之该源极与一参考电 压源耦合; 第二级第二差动对电晶体,具有一闸极、一汲极、 以及一源极,该第二级第二差动对电晶体之该闸极 因应于该第一级位准转移装置所产生之该第二参 考位准,用以于该第二级第二差动对电晶体之该汲 极产生该第二级位准转移装置之该第二参考位准, 该第二级第二差动对电晶体之该源极与该参考电 压源耦合; 第二级第一负载电晶体,具有一闸极、一汲极、以 及一源极,该第二级第一负载电晶体之该汲极与该 第二级第一差动对电晶体之该汲极相耦合,该第二 级第一负载电晶体之该闸极与该第二级第二差动 对电晶体之该汲极相耦合;及第二级第二负载电晶 体,具有一闸极、一汲极、以及一源极,该第二级 第二负载电晶体之该汲极与该第二级第二差动对 电晶体之该汲极相耦合,该第二级第二负载电晶体 之该闸极与该第二级第一差动对电晶体之该汲极 相耦合,其中该第二级第一负载电晶体之该源极与 该第二级第二负载电晶体之该源极相耦合,用以与 该高阶电压源相耦合且受该高阶电压源所偏压( Biased)。35.如申请专利范围第34项之电压位准转移 器,其中上述之第二级第一差动对电晶体与该第二 级第二差动对电晶体系NMOS电晶体,且该第二级第 一负载电晶体与该第二级第二负载电晶体系PMOS电 晶体。36.一种电压位准转移方法,用以将低电压位 准之信号转换至高电压位准之信号,该电压位准转 移方法至少包含下列步骤: 因应于一高阶电压位准以产生一中阶电压位准; 因应于一输入信号、该输入信号之反相信号、以 及该中电压位准以产生一第一参考位准与一第二 参考位准,其中该第一参考位准或第二参考位准之 电压位准稳态値,较该输入信号或该输入信号之该 反相信号的电压位准稳态値为大; 因应于该第一参考位准、该第二参考位准、以及 该高阶电压位准以产生一具有电压摆动属完全转 变状态(Full swing)之输出信号。37.如申请专利范围 第36项之电压位准转移方法,其中上述之输出信号 之该电压位准稳态値等于该高阶电压位准。38.如 申请专利范围第36项之电压位准转移方法,其中上 述之中阶电压位准于该输入信号切换瞬间将降低 。39.如申请专利范围第36项之电压位准转移方法, 其中上述之中阶电压位准系由至少一个串接之PMOS 电晶体所产生,其中该PMOS电晶体具有一闸极、一 汲极、以及一源极,每个串接之该PMOS电晶体之该 闸极与该汲极相耦合,且该PMOS电晶体之该源极与 下一级串接之该PMOS电晶体之该闸极与该汲极相耦 合,其中该串接之PMOS电晶体中,第一级之该PMOS电晶 体之该源极与该高阶电压源相耦合,且该串接之 PMOS电晶体中,最后一级之该PMOS电晶体所耦合之该 闸极与该汲极输出该中阶电压位准。40.如申请专 利范围第36项之电压位准转移方法,其中上述之中 阶电压位准系由至少一个串接之NMOS电晶体所产生 ,其中每个该NMOS电晶体具有一闸极、一汲极、以 及一源极,每个串接之该NMOS电晶体之该闸极与该 汲极相耦合,且该NMOS电晶体之该源极与下一级串 接之该NMOS电晶体之该闸极与该汲极相耦合,其中 该串接之NMOS电晶体中,第一级之该NMOS电晶体之该 闸极与该汲极与该高阶电压源相耦合,且该串接之 NMOS电晶体中,最后一级之该NMOS电晶体之该源极输 出该中阶电压位准。41.如申请专利范围第36项之 电压位准转移方法,其中上述之中阶电压位准系由 至少一个串接之二极体所产生,每个该串接之二极 体具有一阳极端与一阴极端,每个该二极体之阳极 端与前一级二极体之该阴极端相耦合,其中该串接 之二极体中,第一级二极体之该阳极端与该高阶电 压源相耦合,且该串接之二极体中,最后一级二极 体之该阴极端输出该中阶电压位准。42.如申请专 利范围第36项之电压位准转移方法,其中上述之第 一参考位准与该第二参考位准系由一第一级位准 转移装置所产生,该第一级位准转移装置至少包含 : 第一级第一差动对电晶体,具有一闸极、一汲极、 以及一源极,该第一级第一差动对电晶体之该闸极 因应于该输入信号,用以于该第一级第一差动对电 晶体之该汲极产生该第一参考位准,该第一级第一 差动对电晶体之该源极与一参考电压源耦合; 第一级第二差动对电晶体,具有一闸极、一汲极、 以及一源极,该第一级第二差动对电晶体之该闸极 因应于该输入信号之该反相信号,用以于该第一级 第二差动对电晶体之该汲极产生该第二参考位准, 该第一级第二差动对电晶体之该源极与该参考电 压源耦合; 第一级第一负载电晶体,具有一闸极、一汲极、以 及一源极,该第一级第一负载电晶体之该汲极与该 第一级第一差动对电晶体之该汲极相耦合,该第一 级第一负载电晶体之该闸极与该第一级第二差动 对电晶体之该汲极相耦合;及第一级第二负载电晶 体,具有一闸极、一汲极、以及一源极,该第一级 第二负载电晶体之该汲极与该第一级第二差动对 电晶体之该汲极相耦合,该第一级第二负载电晶体 之该闸极与该第一级第一差动对电晶体之该汲极 相耦合,其中第一级该第一负载电晶体之该源极与 该第二负载电晶体之该源极相耦合,用以与该中阶 电压装置相耦合,以受该中阶电压位准所偏压( Biased)。43.如申请专利范围第42项之电压位准转移 方法,其中上述之第一级第一差动对电晶体与该第 一级第二差动对电晶体系NMOS电晶体,且该第一级 第一负载电晶体与该第一级第二负载电晶体系PMOS 电晶体。44.如申请专利范围第36项之电压位准转 移方法,其中上述之输出信号系由一第二级位准转 移装置所产生,该第二级位准转移装置至少包含: 第二级第一差动对电晶体,具有一闸极、一汲极、 以及一源极,该第二级第一差动对电晶体之该闸极 因应于该第一级位准转移装置所产生之该第一参 考位准,用以于该第二级第一差动对电晶体之该汲 极产生该第二级位准转移装置之该第一参考位准, 该第二级装一差动对电晶体之该源极与一参考电 压源耦合; 第二级第二差动对电晶体,具有一闸极、一汲极、 以及一源极,该第二级第二差动对电晶体之该闸极 因应于该第一级位准转移装置所产生之该第二参 考位准,用以于该第二级第二差动对电晶体之该汲 极产生该第二级位准转移装置之该第二参考位准, 该第二级第二差动对电晶体之该源极与该参考电 压源耦合; 第二级第一负载电晶体,具有一闸极、一汲极、以 及一源极,该第二级第一负载电晶体之该汲极与该 第二级第一差动对电晶体之该汲极相耦合,该第二 级第一负载电晶体之该闸极与该第二级第二差动 对电晶体之该汲极相耦合;及 第二级第二负载电晶体,具有一闸极、一汲极、以 及一源极,该第二级第二负载电晶体之该汲极与该 第二级第二差动对电晶体之该汲极相耦合,该第二 级第二负载电晶体之该闸极与该第二级第一差动 对电晶体之该汲极相耦合,其中该第二级第一负载 电晶体之该源极与该第二级第二负载电晶体之该 源极相耦合,用以与该高阶电压源相耦合且受该高 阶电压源所偏压(Biased)。45.如申请专利范围第44项 之电压位准转移方法,其中上述之第二级第一差动 对电晶体与该第二级第二差动对电晶体系NMOS电晶 体,且该第二级第一负载电晶体与该第二级第二负 载电晶体系PMOS电晶体。46.一种电压位准转移方法 ,用以将低电压位准之信号转换至高电压位准之信 号,该电压位准转移方法至少包含下列步骤: 因应于一高阶电压位准以产生至少一个中阶电压 位准; 因应于一输入信号、该输入信号之反相信号、以 及该中阶电压位准以产生至少一个第一参考位准 与至少一个第二参考位准,其中每个该第一参考位 准或该第二参考位准之电压位准稳态値,较该输入 信号或该输入信号之该反相信号的电压位准稳态 値为大,且每个前级之该第一参考位准或该第二参 考位准之电压位准稳态値,较每个后级之该该第一 参考位率或该第二参考位准之电压位准稳态値为 小; 因应于最后一级之该第一参考位准、最后一级之 该第二参考位准、以及该高阶电压位准以产生一 具有电压摆动属完全转变状态(Full swing)之输出信 号。47.如申请专利范围第46项之电压位准转移方 法,其中上述之输出信号之该电压位准稳态値等于 该高阶电压位准。48.如申请专利范围第46项之电 压位准转移方法,其中上述之中阶电压位准于该输 入信号切换瞬间将降低。49.如申请专利范围第46 项之电压位准转移方法,其中上述之每个中阶电压 位准系由至少一个串接之PMOS电晶体所产生,其中 该PMOS电晶体具有一闸极、一汲极、以及一源极, 每个串接之该PMOS电晶体之该闸极与该汲极相耦合 ,且该PMOS电晶体之该源极与下一级串接之该PMOS电 晶体之该闸极与该汲极相耦合,其中该串接之PMOS 电晶体中,第一级之该PMOS电晶体之该源极与该高 阶电压源相耦合,且该串接之PMOS电晶体中,最后一 级之该PMOS电晶体所耦合之该闸极与该汲极输出该 中阶电压位准。50.如申请专利范围第46项之电压 位准转移方法,其中上述之中阶电压位准系由至少 一个串接之NMOS电晶体所产生,其中每个该NMOS电晶 体具有一闸极、一汲极、以及一源极,每个串接之 该NMOS电晶体之该闸极与该汲极相耦合,且该NMOS电 晶体之该源极与下一级串接之该NMOS电晶体之该闸 极与该汲极相耦合,其中该串接之NMOS电晶体中,第 一级之该NMOS电晶体耦合之该闸极与该汲极与该高 阶电压源相耦合,且该串接之NMOS电晶体中,最后一 级之该NMOS电晶体之该源极输出该中阶电压位准。 51.如申请专利范围第46项之电压位准转移方法,其 中上述之中阶电压位准系由至少一个串接之二极 体所产生,每个该串接之二极体具有一阳极端与一 阴极端,每个该二极体之阳极端与前一级二极体之 该阴极端相耦合,其中该串接之二极体中,第一级 二极体之该阳极端与该高阶电压源相耦合,且该串 接之二极体中,最后一级二极体之该阴极端输出该 中阶电压位准。52.如申请专利范围第46项之电压 位准转移方法,其中上述之第一参考位准与该第二 参考位准系由一第一级位准转移装置所产生,该第 一级位准转移装置至少包含: 第一级第一差动对电晶体,具有一闸极、一汲极、 以及一源极,该第一级第一差动对电晶体之该闸极 因应于该输入信号,用以于该第一级第一差动对电 晶体之该汲极产生该第一参考位准,该第一级第一 差动对电晶体之该源极与一参考电压源耦合; 第一级第二差动对电晶体,具有一闸极、一汲极、 以及一源极,该第一级第二差动对电晶体之该闸极 因应于该输入信号之该反相信号,用以于该第一级 第二差动对电晶体之该汲极产生该第二参考位准, 该第一级第二差动对电晶体之该源极与该参考电 压源耦合; 第一级第一负载电晶体,具有一闸极、一汲极、以 及一源极,该第一级第一负载电晶体之该汲极与该 第一级第一差动对电晶体之该汲极相耦合,该第一 级第一负载电晶体之该闸极与该第一级第二差动 对电晶体之该汲极相耦合;及第一级第二负载电晶 体,具有一闸极、一汲极、以及一源极,该第一级 第二负载电晶体之该汲极与该第一级第二差动对 电晶体之该汲极相耦合,该第一级第二负载电晶体 之该闸极与该第一级第一差动对电晶体之该汲极 相耦合,其中第一级该第一负载电晶体之该源极与 该第二负载电晶体之该源极相耦合,用以与该中阶 电压装置相耦合,以受该中阶电压位准所偏压( Biased)。53.如申请专利范围第42项之电压位准转移 方法,其中上述之第一级第一差动对电晶体与该第 一级第二差动对电晶体系NMOS电晶体,且该第一级 第一负载电晶体与该第一级第二负载电晶体系PMOS 电晶体。54.如申请专利范围第46项之电压位准转 移方法,其中上述之输出信号系由一第二级位准转 移装置所产生,该第二级位准转移装置至少包含: 第二级第一差动对电晶体,具有一闸极、一汲极、 以及一源极,该第二级第一差动对电晶体之该闸极 因应于该第一级位准转移装置所产生之该第一参 考位准,用以于该第二级第一差动对电晶体之该汲 极产生该第二级位准转移装置之该第一参考位准, 该第二级第一差动对电晶体之该源极与一参考电 压源耦合; 第二级第二差动对电晶体,具有一闸极、一汲极、 以及一源极,该第二级第二差动对电晶体之该闸极 因应于该第一级位准转移装置所产生之该第二参 考位准,用以于该第二级第二差动对电晶体之该汲 极产生该第二级位准转移装置之该第二参考位准, 该第二级第二差动对电晶体之该源极与该参考电 压源耦合; 第二级第一负载电晶体,具有一闸极、一汲极、以 及一源极,该第二级第一负载电晶体之该汲极与该 第二级第一差动对电晶体之该汲极相耦合,该第二 级第一负载电晶体之该闸极与该第二级第二差动 对电晶体之该汲极相耦合;及第二级第二负载电晶 体,具有一闸极、一汲极、以及一源极,该第二级 第二负载电晶体之该汲极与该第二级第二差动对 电晶体之该汲极相耦合,该第二级第二负载电晶体 之该闸极与该第二级第一差动对电晶体之该汲极 相耦合,其中该第二级第一负载电晶体之该源极与 该第二级第二负载电晶体之该源极相耦合,用以与 该高阶电压源相耦合且受该高阶电压源所偏压( Biased)。55.如申请专利范围第54项之电压位准转移 方法,其中上述之第二级第一差动对电晶体与该第 二级第二差动对电晶体系NMOS电晶体,且该第二级 第一负载电晶体与该第二级第二负载电晶体系PMOS 电晶体。56.如申请专利范围第46项之电压位准转 移方法,其中上述每个该第一参考位率或该第二参 考位准系因应于该中阶电压位准之一者而产生,且 每个该前级第一参考位率或该第二参考位准所因 应于之该中阶电压位准,较每个后级之该该第一参 考位率或该第二参考位准之所因应之该中阶电压 位准为小。图式简单说明: 第一图为习知技术中之第一种低电压位准转移器; 第二图为习知技术中之第二种低电压位准转移器, 其系Clapp III揭露于美国第5,539,334号专利案中之位 准转移器; 第三图描绘本发明第一个较佳实施例之架构方块 图; 第四图A为本发明较佳实施例之中阶电压源的第一 种实施方式; 第四图B为本发明较佳实施例中之中阶电压源的第 二种实施方式; 第四图C为本发明较佳实施例中之中阶电压源的第 三种实施方式; 第四图D为本发明较佳实施例中之中阶电压源的第 四种实施方式; 第四图E为本发明较佳实施例中之中阶电压源的第 五种实施方式; 第四图F为本发明较佳实施例中之中阶电压源的第 六种实施方式; 第五图描绘本发明第一个较佳实施例之电路结构 架构方块图; 第六图描绘运用本发明所揭露之低电压位准转移 器时,输入信号、输出信号、以及部分节点之波形 切换方块图;及 第七图描绘本发明第二个较佳实施例之架构方块 图。 |
