| 主权项 |
1.一种资料处理系统,包含: 复数个主装置; 复数个节点控制器,其中一节点控制器将一或更多 复数个主装置的一子集组织成一节点; 复数个记忆体子系统; 一位址开关,其中该位址开关连接至每一节点控制 器和每一记忆体子系统,其中每一记忆体子系统连 接至该位址开关和每一节点控制器;以及 命令次序决定装置,用以决定由复数个主装置所发 出之命令间的一次序。2.如申请专利范围第1项之 资料处理系统,进一步包含 内定次序建立装置,用以根据该位址开关所播送的 一命令到达复数个节点控制器和复数个记忆体子 系统之情形,而建立一组命令的一内定次序。3.如 申请专利范围第2项之资料处理系统,进一步包含 命令重排序装置,用以将该组命令内的一待检测命 令重排序。4.如申请专利范围第3项之资料处理系 统,进一步包含检测取消装置,用以取消一待检测 命令,以响应接受一全域重试响应。5.如申请专利 范围第4项之资料处理系统,进一步包含命令重发 出装置,用以重新发出一取消之命令。6.如申请专 利范围第1项之资料处理系统,其中一节点控制器 进一步包含播送命令接收装置,用以接收该位址开 关所播送的一命令。7.如申请专利范围第1项之资 料处理系统,其中一节点控制器进一步包含命令次 序决定装置,用以决定所接收之命令的一次序,该 命令系来自该位址开关和该节点控制器其主装置 的子集。8.如申请专利范围第7项之资料处理系统, 其中一节点控制器进一步包含固定延迟传送装置, 用以将该位址开关所播送之命令传送至该节点控 制器其主装置的子集。9.如申请专利范围第7项之 资料处理系统,其中该节点控制器进一步包含命令 伫列,用以将所接收之命令加以排队,该命令系来 自该节点控制器其主装置的子集。10.如申请专利 范围第9项之资料处理系统,其中该节点控制器进 一步包含检测标示装置,当一伫列命令受检测,以 响应接受该伫列命令作为由该位址开关所播送的 一命令时,用以标示该伫列命令。图式简单说明: 第一图系一区块图,说明一传统多重处理器电脑系 统之基本架构; 第二图系一区块图,说明一典型架构; 第三图系一区块图,说明具有三个处理单元的一对 称式多重处理器(SMP)电脑系统; 第四图系一区块图,从对称式多重处理器(SMP)系统 内位址路径之角度,说明具有支援以滙流排为基础 之快取一致性协定的一对称式多重处理器系统其 一分散式系统架构; 第五图系一区块图,从对称式多重处理器(SMP)系统 内资料路径之角度,说明具有支援以滙流排为基础 之快取一致性协定的一对称式多重处理器系统其 一分散式系统架构; 第六图系一区块图,说明一节点控制器内部之位址 路径; 第七图系一图示,说明连接节点控制器与记忆体子 系统的一位址开关之内部位址路径; 第八图系一图示,说明连接至本发明其分散式系统 之位址开关的一记忆体子系统; 第九图,包括第九图A和第九图B系一区块图,说明一 节点控制器内部之资料路径;以及 第十图A-第十图B系区块图,说明用以决定一分散式 系统架构之滙流排响应信号的系统架构;以及第十 图C-第十图D系区块图,说明组成信号参与区域与全 域周期的一些组成。 |
