| 主权项 |
1.一种双晶粒积体电路封装,包含: 一扁平双晶粒配接表面,具有一多数外部电气接触 ,将封装连接至外部电路, 一第一IC晶片,具有一第一表面及一第二表面,及具 有一多数接合垫片于第一表面上,该第二表面系装 置于晶粒配接表面上, 一第二IC晶片,具有一第一表面及一第二表面,及由 其第二表面机械与电气连接至该第一IC晶片之该 第一表面,其中第二IC晶片系与第一IC晶片以斜向 关系的特定角度对齐,形成一覆盖关系,使该第一IC 晶片之该第一表面上之接合垫片保持未覆盖及电 气连接至晶粒配接表面的外部电气接触,及 一覆盖材料,包覆该第一与第二IC晶片及覆盖一部 分晶粒配接表面,使多数电气接触保持至少部分未 覆盖。2.如申请专利范围第1项之积体电路封装,其 中该第一与第二IC晶片有相同的晶圆制造构造。3. 如申请专利范围第1项之积体电路封装,其中该第 一与第二晶片有一矩形形状。4.如申请专利范围 第1项之积体电路封装,其中该对齐之特定角度系90 度。5.如申请专利范围第1项之积体电路封装,其中 该对齐之特定角度系小于90度。6.如申请专利范围 第1项之积体电路封装,其中该第二IC晶片之第二表 面及该第一IC晶片之第一表面包括一系列焊接凸 部,致能该第二IC晶片与该第一IC晶片之间的电气 与机械连接。7.如申请专利范围第1项之积体电路 封装,其中该晶粒配接表面系一引线框一部分,其 中一多数引线系露出于该晶粒配接表面的周围上 。8.如申请专利范围第7项之积体电路封装,其中该 多数引线系电气连接于该第一与第二IC晶片,即以 线接合连接于该第一IC晶片之该第一表面上该多 数接合垫片与引线之间。9.如申请专利范围第1项 之积体电路封装,其中该第一IC晶片系以环氧树脂 装置于晶粒配接表面。10.如申请专利范围第1项之 积体电路封装,其中该第二IC晶片系大于该第一IC 晶片及系装置于该第一IC晶片上面。11.如申请专 利范围第1项之积体电路封装,其中该晶粒配接表 面系球栅阵列型构造的一部分,并包括一系列焊接 凸部于晶片封装底表面上。12.如申请专利范围第6 项之积体电路封装,其中该系列焊接凸部系配置成 对角式样。13.如申请专利范围第6项之积体电路封 装,其中该系列焊接凸部系配置成〝X形〞式样。14 .一种双晶粒积体电路封装,包含: 一引线框,具有一扁平晶粒配接表面,具有多数引 线置于其周围上, 一对IC晶片,各具有一第一表面与一第二表面及一 周围包括两平行相对宽度与两平行相对长度,该IC 晶片对之第一IC晶片具有一多数接合垫片于该第 一表面上及其第二表面系装设于该引线框扁平晶 粒配接表面,及该lC晶片对之第二IC晶片系以其第 二表面装设于该第一IC晶片之该第一表面上,其中 该第二IC晶片之该第二表面及该第一IC晶片之该第 一表面包括一系列焊接凸部,该第一与第二IC晶片 系藉焊接凸起及焊接凸部的复流而电气与机械耦 合,其中第二IC晶片系与该第一IC晶片以斜向关系 的特定角度对齐,使该IC晶片长度偏置于该第一IC 晶片长度,其中该第一IC晶片之该第一表面上多数 接合垫片至少一个保持未覆盖, 一多数线接合引线,电气与机械耦合于该多数引线 及该第一IC晶片之该第一表面上的多数接合垫片, 及 一覆盖材料,包覆该第一与第二IC晶片及覆盖一部 分晶粒配接表面,使该引线框多数引线保持至少部 分未覆盖。15.如申请专利范围第14项之积体电路 封装,其中该第一与第二IC晶片有相同的晶圆制造 构造。16.如申请专利范围第14项之积体电路封装, 其中该对齐之特定角度系90度。17.如申请专利范 围第14项之积体电路封装,其中该对齐之特定角度 系小于90度。18.如申请专利范围第14项之积体电路 封装,其中该第二lC晶片系大于该第一IC晶片及系 装置于该第一IC晶片上面。19.一种双晶粒积体电 路封装,包含: 一扁平晶粒配接表面,具有多数电气接触置于其上 面, 一第一IC晶片,具有一第一表面与一第二表面,其中 一多数接合垫片系配置于该第一表面上及其中该 第二表面系装设于该晶粒配接表面上, 一第二IC晶片,具有一第一表面与一第二表面,及具 有一与该第一IC晶片相同之晶圆制造构造, 其中该第二IC晶片该第二表面与该第一IC晶片该第 一表面包括一系列焊接凸部,该系列焊接凸部系藉 焊接凸起与复流连接,使其电气与机械耦合于该第 一IC晶片与该第二IC晶片,其中该第二IC晶片系以一 特定角度关系对齐该第一IC晶片,让该第一IC晶片 该第一表面上多数接合垫片未经覆盖, 电气耦合装置,可用以电气耦合该晶粒配接表面上 的电气接触与该第一IC晶片之该第一表面上之多 数接合垫片,及 一覆盖材料,包覆该第一与第二IC晶片,及覆盖一部 分晶粒配接表面,使多数电气接触保持至少部分露 出。20.如申请专利范围第19项之积体电路封装,其 中该晶粒配接表面组成一部分引线框,多数引线系 置于该晶粒配接表面的周围上。21.一种双晶粒积 体电路封装的形成方法,包含: 配一多数焊接凸部于一第一IC晶片之第一表面上 及一第二IC晶片之第一表面上,该第一与第二IC晶 片具有多数接合轨迹配置于其上面, 配置一列传达轨迹于该第一与第二IC晶片之该第 一表面上,该传达轨迹可内接焊接凸部与接合垫片 , 将一钝化层加于各该第一与第二晶片之该第一表 面上,该焊接凸部与接合垫片保持穿过钝化层露出 , 将该第二晶片以一斜向关系的特定角度与该第一 晶片对齐, 经由各晶片焊接凸部的焊接复流配接,将该第二晶 片连接于该第一晶片, 将该第一晶片配接于与一多数电气接触机械与电 气接通之扁平晶粒配接表面,及 以覆盖材料覆盖该第一与第二晶片及该晶粒配接 表面的内侧部分。22.如申请专利范围第21项之双 晶粒积体电路封装的形成方法,其中连接该第二晶 片至该第一晶片的步骤系利用一异向性环氧树脂 进行。图式简单说明: 第一图系本发明双晶粒积体电路封装的第一实施 例顶视图。 第二图系两晶片之间内接的两晶片透视图。 第三图系第一图两晶片配接于引线框的双晶粒积 体电路封装的顶视图。 第四图系第一图双晶粒积体电路封装侧视图。 第五图系本发明双晶粒积体电路封装第二实施例 顶视图,其中覆盖材料已去除。 第六图系先前技艺第一堆叠晶粒IC的侧视图。 第七图系先前技艺第二堆叠晶粒IC封装侧视图。 第八图系先前技艺晶粒下方IC封装侧视图。 |
