| 摘要 |
<p>본 발명은, 소정 정보가 기입될 필요가 없는 메모리셀에, 소정 정보가 인접한 비트선들 사이의 라인 커패시턴스로 인해 기입되는 것을 방지하기 위하여, 오류 기입 방지 회로를 구비한, 4 개의 트랜지스터형 메모리셀을 이용하는 SRAM 의 반도체 메모리 장치에 관한 것이다. 이 오류 기입 방지 회로는 N형 트랜지스터, P형 트랜지스터 및 다이오드를 구비한다. 이로 인해, 비트선이 인접한 비트선의 전위에 따라서 전기 충전되는지의 여부가 결정되며, 소정 정보가 기입될 가능성이 없는 비트선은 전기 충전되지 않고, 소정 정보가 오기입될 가능성이 있는 비트선만이 전기 충전된다. 따라서, 과잉 전류가 흐르지 않게 된다</p> |
