| 主权项 |
1.一种于内多晶矽介电层中形成半嵌入(Semi-Recessed)电容结构的方法,至少包含:形成一第一氧化层于一半导体底材表面上;形成一第一介电层于该第一氧化层上;形成一第二氧化层于该第一介电层的表面上;形成一第一光阻层于该第二氧化层以定义一导电层内连线(Polysilicon Via)的一第一开口;蚀刻部份的该第二氧化层,该第一介电层与该第一氧化层,系藉该第一光阻层为蚀刻光罩,直到该半导体底材的表面曝露为止;形成一第一导电层于该半导体底材的表面上与覆盖住该第二氧化层表面上,并填该第一导电层内连线的该第一开口;蚀刻以移去部份的该第一导电层,直到曝露出该第二氧化层表面为止,使该第一导电层的表面低于该第二氧化层表面;形成一第二介电层,覆盖于该第一导电层表面上与该第二氧化层的表面上;形成第二光阻层于该第二介电层表面上以定义电容区域位置;蚀刻部份的该第二介电层,部份的第一介电层,直到残留部份的该第一介电层为止;沉积一第二导电层于该第二介电层表面上,并覆盖住该第二介电层表面;回蚀刻(Etching Back)部份的该第二导电层,此系以该第一介电层顶部为蚀刻中止层(Stop Layer)造成该第二导电层之表面低于该第二介电层之表面;蚀刻所有的该第二介电层与该所有的第二氧化层,直到曝露出该第一介电层的底部表面为止,而残留块状的该第二导电层于该第一介电层内,藉以于内多晶矽介电层中形成半嵌入电容结构。2.如申请专利范围第1项之方法,其中上述半导体底材至少包含矽。3.如申请专利范围第1项之方法,其中上述氧化层至少包含二氧化矽(SiO2)层。4.如申请专利范围第1项之方法,其中上述形成一第一介电层至少包含一氮-氧-氮化层所形成之结构。5.如申请专利范围第1项之方法,其中上述第一导电层至少包含多晶矽(Polysilicon)层。6.如申请专利范围第1项之方法,其中上述蚀刻部份的该第一氧化层之方法,至少包含乾式电浆蚀刻法。7.如申请专利范围第1项之方法,其中上述第二介电层至少包含硼磷矽玻璃(BPSG)层。8.如申请专利范围第7项之方法,其中上述第二介电层更包含磷矽玻璃(PSG)层。9.如申请专利范围第1项之方法,其中上述第二导电层至少包含多晶矽层。10.如申请专利范围第1项之方法,其中上述蚀刻所有的该第二介电层与该所有的第二氧化层至少包含湿式热磷酸(HPO3)蚀刻法。11.一种于内多晶矽介电层中形成半嵌入(Semi-Recessed)电容结构的方法,至少包含:形成一第一氧化层于一半导体底材表面上;形成一第一氮化层于该第一氧化层表面上;形成一第二氧化层于该第一氮化层表面上;形成一第二氮化层于该第二氧化层表面上;形成一第三氧化层于该第二氮化层的表面上;形成一第一光阻层于该第三氧化层上以定义一多晶矽内连线(Polysilicon Via)的开口;蚀刻部份的该第三氧化层,该第二氮化层,该第二氧化层,该第一氮化层与该第一氧化层,系藉该第一光阻层为蚀刻光罩,直到该半导体底材的表面曝露为止;移去该第一光阻层;形成一第一多晶矽层于该半导体底材的表面上与覆盖住该第三氧化层表面上,并填满多晶矽内连线的该第一开口,蚀刻以移去部份的该第一多晶矽层,直到曝露出该第三氧化层表面为止;形成一介电层,覆盖于该第一多晶矽层表面上与该第三氧化层的表面上;形成第二光阻层于该介电层表面上以定义电容区域位置;蚀刻部份的该介电层,部份的第三氧化层,部份的第二氮化层与第二氧化层,系藉该第二光阻层为蚀刻光罩,直到残留部份的第二氧化层为止;移除该第二光阻层;沉积一第二多晶矽层于该介电层表面上,并覆盖住该介电层表面;回蚀刻(Etching Back)部份的该第二多晶矽层,此系以第一氮化层为蚀刻中止层(Stop Layer),使得该介电表面之厚度大于该第二多晶矽层之厚度;蚀刻所有的该介电层与该第三氧化层,直到曝露出该第二氮化层的表面为止,系以该第三氧化层为蚀刻中止层(Stop Layer),并残留块状的该第二多晶矽层于该第二氮化层与该第二氧化层内,藉以于内多晶矽介电层中形成半嵌入电容结构。12.如申请专利范围第11项之方法,其中上述半导体底材至少包含矽。13.如申请专利范围第11项之方法,其中上述氧化层至少包含二氧化矽(SiO2)层。14.如申请专利范围第11项之方法,其中上述氮化层至少包含氮化矽(SiN)层。15.如申请专利范围第11项之方法,其中上述蚀刻部份的该第三氧化层,该第二氮化层,该第二氧化层与该第一氮化层之方法,至少包含乾式电浆蚀刻法。16.如申请专利范围第11项之方法,其中上述移去部份的该第一多晶矽层之方法,至少包含乾式电浆蚀刻法。17.如申请专利范围第11项之方法,其中上述介电层包含硼磷矽玻璃(BPSG)层。18.如申请专利范围第17项之方法,其中上述介电层更包含磷矽玻璃(PSG)层。19.如申请专利范围第11项之方法,其中上述蚀刻所有的该介电层与所有的该第三氧化层至少包含湿式热磷酸(HPO3)蚀刻法。图式简单说明:第一图A至第一图D为传统在半导体中形成电容之剖面示意图;及第二图A至第二图J为本发明在半导体中形成电容之剖面示意图。 |
