发明名称 半导体装置、主动矩阵基底及其制程
摘要 一种半导体装置之制程,包含一步骤抛光一区之导电材料作为一电极或一接线于半导体区上之绝缘层中,导电材料区电气连接至半导体区,其中一区另一材料形成于待抛光之导电材料区内。亦提供一种具此区之半导体装置。一种主动矩阵基底之制程,包含一步骤抛光图像元件电极,电极由金属制成位于多数信号线与多数扫瞄线之交叉部上,及施加电压至图像元件之机构,其中另一材料区形成于待抛光之图像元件电极区内。一主动矩阵基底具上述之图像元件电极。
申请公布号 TW469420 申请公布日期 2001.12.21
申请号 TW085111218 申请日期 1996.09.13
申请人 佳能股份有限公司 发明人 福元嘉彦
分类号 G09F9/302;G02F1/133 主分类号 G09F9/302
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼
主权项 1.一种制造半导体装置的程序,包含: 一第一步骤,在一半导体上形成一第一绝缘体, 一第二步骤,在第一绝缘体上形成一第二绝缘体, 其中第二绝缘体的材料与第一绝缘体者不同, 一第三步骤,在第二绝缘体中形成一开口区域,该 区域具有一部份面积为第二绝缘体, 一第四步骤,在第二绝缘体,开口区域及该部份面 积上形成一导体膜,及 一第五步骤,将导体膜及第二绝缘体抛光,因而在 半导体基体上形成导体膜的平坦区域。2.如申请 专利范围第1项的程序,其中导体膜由铝制成且第 二绝缘体由氧化矽制成。3.如申请专利范围第1项 的程序,其中导体膜由铝制成且第二绝缘体由氧化 矽制成且第一绝缘体由氮化矽制成。4.如申请专 利范围第1项的程序,其中抛光步骤包含一使用CMP 的步骤。5.如申请专利范围第1项的程序,其中该半 导体包含多晶矽。6.如申请专利范围第1项的程序, 其中具有该第二导体膜的该部份面积为一圆柱形 。7.一种主动阵列基体的制造程序,包含: 一第一步骤,在一半导体上形成一第一绝缘体, 一第二步骤,在第一绝缘体上形成一第二绝缘体, 其中第二绝缘体的材料与第一绝缘体者不同, 一第三步骤,在第二绝缘体中形成一开口区域,该 区域具有一部份面积为第二绝缘体, 一第四步骤,在该第二绝缘体,该开口区域及该部 份面积上形成作为图像元件的金属膜, 一第五步骤,将导体膜及第二绝缘体抛光,因而在 半导体基体上形成导体膜的平坦区域。8.如申请 专利范围第7项的程序,其中导体膜由铝制成且第 二绝缘体由氧化矽制成。9.如申请专利范围第7项 的程序,其中导体膜由铝制成且第二绝缘体由氧化 矽制成且第一绝缘体由氮化矽制成。10.如申请专 利范围第7项的程序,其中抛光步骤包含一使用CMP 的步骤。11.如申请专利范围第7项的程序,其中该 半导体包含多晶矽。12.如申请专利范围第7项的程 序,其中具有该第二导体膜的该部份面积为一圆柱 形。13.一种半导体装置包含: 一第一绝缘体,形成在第一绝缘体上的导体膜及形 成在第一绝缘体中的导体膜区域上的第二绝缘体, 其中导体膜的表面及第二绝缘体的表面实质形成 相同平面,且第二绝缘体包含与第一绝缘体不同的 材料。14.如申请专利范围第13项的半导体装置,其 中该导体膜由铝所制成,且第二绝缘体由氧化矽所 制成。15.如申请专利范围第13项的半导体装置,其 中该导体膜由铝所制成,该第二绝缘体由氧化矽所 制成,且第一绝缘体由氮化矽所制成。16.如申请专 利范围第13项的半导体装置,其中具有第二绝缘体 的该部份面积为圆柱形。17.一种主动阵列基体具 有由金属制之成图像元件电极,其相应于多数个信 号线及多数个扫描线的交叉点而设置,以及用以供 应电压至该图像元件的装置,包含: 一第一绝缘体,当作图像元件形成于第一绝缘体上 的金属膜,及形成在第一绝缘体中之金属膜区域上 的第二绝缘体,其中导体膜的表面及第二绝缘体的 表面实质形成相同平面,且第二绝缘体包含与第一 绝缘体不同的材料。18.如申请专利范围第17项的 主动阵列基体,其中该金属膜由铝所制成,且该第 二绝缘体由氧化矽所制成。19.如申请专利范围第 17项的主动阵列基体,其中该金属膜由铝所制成,该 第二绝缘体由氧化矽所制成,且第一绝缘体由氮化 矽所制成。20.如申请专利范围第17项的主动阵列 基体,其中具有该第一绝缘体的该部份面积为圆柱 形。图式简单说明: 第一图A至第一图D略示本发明半导体装置制程之 一例。 第二图A至第二图D略示本发明半导体装置制程之 另一例。 第三图A至第三图C略示本发明半导体装置制程之 再一例。 第四图A至第四图B略示本发明半导体装置制程之 再一例。 第五图A至第五图B略示本发明半导体装置制程之 再一例。 第六图A至第六图C略示本发明半导体装置制程之 再一例。 第七图A略示本发明本导体装置制程之再一例。 第八图A至第八图E略示本发明半导体装置制程之 再一例。 第九图A至第九图B略示本发明半导体装置制程之 再一例。 第十图A至第十图E略示本发明半导体主动矩阵基 底制程之一例。 第十一图A至第十一图C略示本发明半导体主动矩 阵基底制程之再一例。 第十二图A至第十二图B略示本发明半导体主动矩 阵基底制程之再一例。 第十三图A略示本发明半导体主动矩阵基底制程之 再一例。 第十四图A至第十四图D略示习知半导体装置制程 之一例。 第十五图A及第十五图B略示习知半导体装置制程 另一例。 第十六图显示习知半导体装置中碟化程度与铝接 线尺寸之关系图。
地址 日本