| 主权项 |
1.一种形成积体电路中之电阻器的方法,该方法至少包括:提供一半导体结构;在该半导体结构上沉积一第一多晶矽层;在该第一多晶矽层中植入一离子;在该第一多晶矽层上以雷射回火的方法长出一第一绝缘薄层;在该第一多晶矽层上进行图案移转,移转一电阻器的图案至该第一多晶矽层及该第一绝缘薄层上;及蚀刻该第一多晶矽层及该第一绝缘薄层以形成该电阻器。2.如申请专利范围第1项之方法,其中上述之半导体结构至少包括::一具第一导电性的一第一井及一具第二导电性的一第二井,该第一井及该第二井位于一底材中;一隔离元件位于该底材上,并介于该第一井及该第二井之间;及一第二绝缘层位于该底材及该隔离元件的表面上。3.如申请专利范围第2项之方法,其中上述之第一导电性与该第二导电性相反。4.如申请专利范围第1项之方法,其中上述之离子植入步骤至少包括:在该第一多晶矽层中以覆毯式的方式植入该离子;在该第一多晶矽层上图案移转一第一植入遮罩,该第一植入遮罩移转一定义该电阻器的图案;在该第一多晶矽层中依该第一植入遮罩定义局部植入该离子;及移除该第一植入遮罩。5.如申请专利范围第1项之方法,其中上述之第一绝缘薄层选自于由氮化矽及氧化矽所组成族群之一。6.如申请专利范围第1项之方法,其中上述之雷射回火的方法在一充满气体的环境中进行,该气体选自于由氮气、一氧化氮、笑气、氧气及臭氧所组成族群之一。7.一种形成混合讯号积体电路中之高电阻电阻器的方法,该方法至少包括:提供一半导体结构;在该半导体结构上沉积一第一多晶矽层;在该第一多晶矽层中以覆毯式的方式植入一离子;在该第一多晶矽层上图案移转一第一植入遮罩,该第一植入遮罩移转一定义一电阻器的图案;在该第一多晶矽层中依该第一植入遮罩定义局部植入该离子;移除该第一植入遮罩;在该第一多晶矽层上以雷射回火的方法长出一第一绝缘薄层;在该第一多晶矽层上进行图案移转,移转该电阻器的图案至该第一多晶矽层及该第一绝缘薄层上;及蚀刻该第一多晶矽层及该第一绝缘薄层以形成该电阻器。8.如申请专利范围第7项之方法,其中上述之半导体结构至少包括:一具第一导电性的一第一井及一具第二导电性的一第二井,该第一井及该第二井位于一底材中;一隔离元件位于该底材上,并介于该第一井及该第二井之间;及一第二绝缘层位于该底材及该隔离元件的表面上。9.如申请专利范围第8项之方法,其中上述之第一导电性与该第二导电性相反。10.如申请专利范围第7项之方法,其中上述之第一绝缘薄层选自于由氮化矽及氧化矽所组成族群之一。11.如申请专利范围第7项之方法,其中上述之雷射回火的方法在一充满气体的环境中进行,该气体选自于由氮气、一氧化氮、笑气、氧气及臭氧所组成族群之一。12.一种形成混合讯号积体电路中之电阻器及电容器的方法,该方法至少包括:提供一半导体结构;在该半导体结构上沉积一第一多晶矽层;在该第一多晶矽层中植入一离子;在该第一多晶矽层上以雷射回火的方法长出一第一绝缘薄层;在该第一多晶矽层上进行图案移转,移转一电阻器及一电容器之一下极板的图案至该第一多晶矽层及该第一绝缘薄层上;在该电容器之下极板上形成一介电层;在该半导体结构及该介电层上沉积一第二多晶矽层;及在该第二多晶矽层上进行图案移转,移转该电容器之一上极板的图案至该第二多晶矽层,该上极板大约位于该下极板的正上方。13.如申请专利范围第12项之方法,其中上述之半导体结构至少包括:一具第一导电性的一第一井及一具第二导电性的一第二井,该第一井及该第二井位于一底材中;一隔离元件位于该底材上,并介于该第一井及第二井之间;及一第二绝缘层位于该底材及该隔离元件的表面上。14.如申请专利范围第13项之方法,其中上述之电容器大约位于该隔离元件的正上方。15.如申请专利范围第13项之方法,其中上述之第一导电性与该第二导电性相反。16.如申请专利范围第12项之方法,其中上述之离子植入步骤至少包括:在该第一多晶矽层中以覆毯式的方式植入该离子;在该第一多晶矽层上图案移转一第一植入遮罩,该第一植入遮罩移转一定义该电阻器的图案;在该第一多晶矽层中依该第一植入遮罩定义局部植入该离子;及移除该第一植入遮罩。17.如申请专利范围第12项之方法,其中上述之第一绝缘薄层选自于由氮化矽及氧化矽所组成族群之一。18.如申请专利范围第12项之方法,其中上述之雷射回火的方法在一充满气体的环境中进行,该气体选自于由氮气、一氧化氮、笑气、氧气及臭氧所组成族群之一。19.如申请专利范围第12项之方法,其中上述之介电层选自于由高温氧化层、氧化物-氮化物-氧化物及内多晶矽氧化物所组成族群之一。20.如申请专利范围第12项之方法,其中上述之形成介电层的步骤至少包括:在该半导体结构、该电阻器及该电容器上沉积该介电层;在该介电层上图案移转一第二遮罩,该第二遮罩遮盖该下极板;及在该介电层上进行蚀刻,移除在该半导体结构及该电阻器上的该介电层。图式简单说明:第一图A至第一图D以传统制程制作一混合讯号积体电路中的电阻器的简示图。第二图A至第二图D为根据本发明制作一混合讯号积体电路中的电阻器的简示图。 |
