| 主权项 |
1.一种使用一有限脉冲响应(FIR)滤波器的确定滤波器系数且实施与一取样的输入信号及一类似正弦前置的滤波或等化一起使用之同步电路之架构,该架构系独特构成以估计在该FIR滤波器输出上的相位,其包含:一第一电路,其具有一输入及一输出,用以计算及输出该FIR滤波器相移估计,及一第二电路,其具有一输入及一输出,且结合一相位侦测器与加总电路,用以决定该输入信号的相位误差,并且将该相位误差与来自该第一电路的该估计的相移加总,当作该第二电路的该输出,藉此,一信号PDB_PHERR可在传送给一回授电路之前传递给一多工器作选择。2.如申请专利范围第1项之架构,其中该系数系用来计算该相移。3.如申请专利范围第1项之架构,其中该总和系在一FIR-规避-模式相位侦测器内执行。4.如申请专利范围第1项之架构,其中该系数系在设计期间确定,并且放置在记忆体。5.如申请专利范围第1项之架构,其中该系数系在滤波器的操作期间确定,其经由一最小均方(LMS)方法所衍生出。6.一种用以估计一FIR滤波器的相位之方法,该FIR滤波器使用确定的滤波器系数并且实施同步电路,该滤波器用以处理一取样的输入信号及一类似正弦的前置,该方法包含:计算及输出该FIR滤波器之相移估计,并当作一第一输出,及决定该输入信号之相位误差,并且将该相位误差与该第一输出加总,以当作一第二输出,藉此,该第二输出在传送给一回授电路之前传递给用以选取之一多工器。7.如申请专利范围第6项之方法,其中该系数系用来计算该相移。8.如申请专利范围第6项之方法,其中该加总系在FIR-规避-模式相位侦测器内执行。9.如申请专利范围第6项之方法,其中该系数系在设计期间确定,并且放置在一记忆体。10.如申请专利范围第6项之方法,其中该系数系在滤波器的操作期间确定,其经由一最小均方(LMS)方法所衍生出。11.一种FIR滤波器,使用确定的滤波器系数,实施与一取样的输入信号及一类似正弦前置的滤波或等化一起使用之同步电路,该架构系独特构成以估计在FIR滤波器输出上的相位,其包含:一第一电路,其具有一输入及一输出,用以计算及输出该FIR滤波器之相移估计,及一第二电路,其具有一输入及一输出,并结合一相位侦测器与加总电路,用以决定该输入信号的相位误差,并且将该相位误差与来自该第一电路的该估计的相移加总,当作该第二电路的输出,藉此,一信号PDB_PHERR可在传送给一回授电路之前传递给一多工器作选择。12.如申请专利范围第11项之滤波器,其中该系数系用来计算该相移。13.如申请专利范围第11项之滤波器,其中该总和系在FIR-规避-模式相位侦测器内执行。14.如申请专利范围第11项之滤波器,其中该系数系在设计期间确定,并且放置在一记忆体。15.如申请专利范围第11项之滤波器,其中该系数系在滤波器的操作期间确定,其是经由一最小均方(LMS)方法而取得。16.一种采用一FIR滤波器之系统,使用确定的滤波器系数,实施与一取样的输入信号及一类似正弦前置的滤波或等化一起使用之同步电路,该架构系独特构成以估计在FIR滤波器输出上的相位,其包含:一第一电路,其具有一输入及一输出,用以计算及输出该FIR滤波器之相移估计,及一第二电路,其具有一输入及一输出,并结合一相位侦测器与加总电路,用以决定该输入信号的相位误差,并且将该相位误差与来自该第一电路的该估计的相移加总,当作该第二电路的输出,藉此,一信号PDB_PHERR可在传送给一回授电路之前传递给一多工器作选择。17.如申请专利范围第16项之系统,其中该系数系用来计算该相移。18.如申请专利范围第16项之系统,其中该总和系在FIR-规避-模式相位侦测器内执行。19.如申请专利范围第16项之系统,其中该系数系在设计期间确定,并且放置在记忆体。20.如申请专利范围第16项之系统,其中该系数系在滤波器的操作期间确定,其是经由一最小均方(LMS)方法而取得。21.如申请专利范围第16项之系统,其中该系统包含一大量资料储存装置。22.如申请专利范围第21项之系统,其中该大量资料储存装置包含一磁碟机。图式简单说明:第一图是一8分支FIR滤波器范例之一方块图。第二图是用以控制本发明的一较佳具体实施例的FIR滤波器之增益、相位、与频率更正之所必需元件的一方块图。第三图是用以控制一FIR滤波器的相位与频率更正之必需元件的一详细方块图,其包括本发明的一较佳具体实施例之每一信号所必需的位元数目。第四图是使用一Arctan(x)近似値结果之本发明的一较佳具体实施例的以弧度表示之实际与计算相位误差比较。第五图是一磁碟机与其读取通道电路连同输入与输出的一方块图。 |
