发明名称 | 积体电路堆叠装置 | ||
摘要 | 本实用新型涉及积体电路,使便于制造。基板有一第一表面及一第二表面,第一表面形成有一讯号输入端,第二表面形成有一讯号输出端;下层积体电路设有一第一表面及一第二表面,第一表面粘设于基板的第一表面上,第二表面有一个以上焊垫;该等导线一端电连接于下层积体电路的焊垫上,另一端电连接于基板的讯号输入端;粘着层涂布于下层积体电路的第二表面,上、下层积体电路间有间距。用于电器。 | ||
申请公布号 | CN2461239Y | 申请公布日期 | 2001.11.21 |
申请号 | CN00264805.9 | 申请日期 | 2000.12.13 |
申请人 | 胜开科技股份有限公司 | 发明人 | 陈文铨;彭国峰;张家荣;吴志成 |
分类号 | H05K1/00;H05K3/00;H01L23/48 | 主分类号 | H05K1/00 |
代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 史欣耕 |
主权项 | 1、积体电路堆叠装置,其包括:一基板、一下层积体电路、一条以上导线、一粘着层及一上层积体电路;其特征是:基板有一第一表面及一第二表面,第一表面形成有一讯号输入端,第二表面形成有一讯号输出端;下层积体电路设有一第一表面及一第二表面,第一表面粘设于基板的第一表面上,第二表面有一个以上焊垫;该等导线一端电连接于下层积体电路的焊垫上,另一端电连接于基板的讯号输入端;粘着层涂布于下层积体电路的第二表面,其包含有粘着液及填充元件;上层积体电路叠合于下层积体电路的第二表面上,藉由粘着液与下层积体电路粘合固定且藉填充元件的阻隔,使下层积体电路与上层积体电路间形成间距。 | ||
地址 | 台湾省新竹县 |