| 主权项 |
1.一种动态随机存取记忆体(dynamic random access memory, DRAM)单元的制作方法,包括下列步骤:(a)提供一具有第一导电型之半导体基底,其表面上包含有一闸极区,一电容区,以及一第一、第二预定掺杂区系分别为于该闸极区之两侧,其中该第二预定掺杂区系位于该闸极区与该电容区之间;(b)分别于该闸极区以及该电容区之半导体基底表面上形成一介电层;(c)分别于该闸极区以及该电容区之该介电层上形成一第一、第二导电层;(d)进行一第一离子布植制程,以分别于该第一、第二预定掺杂区之基底表面形成一具有第二导电型之第一离子布植层;(e)分别于该第一、第二导电层与介电层之侧壁上形成一侧壁子;(f)形成一遮蔽层以覆盖住该第二预定掺杂区暴露之表面区域;以及(g)进行一第二离子布植制程,于该第一预定掺杂区暴露之表面区域形成一具有第二导电型之第二离子布植层;其中该第二离子布植制程之掺杂浓度系大于该第一离子布植制程之掺杂浓度,且该第二离子布植层之深度系大于该第一离子布植层之深度。2.如申请专利范围第1项所述之制作方法,其中该步骤(f)系同时对该第一、第二导电层进行该第二离子布植制程。3.如申请专利范围第1项所述之制作方法,其中该制作方法另包含有步骤(g),系于该第二离子布植层、第一导电层与第二导电层之表面上形成一金属矽化层。4.如申请专利范围第1项所述之制作方法,其中该第一导电型系为N型。5.如申请专利范围第4项所述之制作方法,其中该第二导电型系为P型。6.如申请专利范围第1项所述之制作方法,其中该第一导电型系为P型。7.如申请专利范围第6项所述之制作方法,其中该第二导电型系为N型。8.一种动态随机存取记忆体(dynamic random access memory,DRAM)单元,其包含有:一半导体基底,其表面上包含有一闸极区、一电容区以及一第一、第二预定掺杂区系分别为于该闸极区之两侧,其中该第二预定掺杂区系位于该闸极区与该电容区之间;一闸极系设于该闸极区;一电容板系设于该电容区;一轻掺杂离子布植层系形成于该第二预定掺杂区以及该闸极附近之第一预定掺杂区;以及一重掺杂离子布植层系形成于该第一预定掺杂区之轻掺杂离子布植层以外的区域。9.如申请专利范围第8项所述之动态随机存取记忆体单元,另包含有一介电层,系分别设于该闸极底部以及该电容板底部。10.如申请专利范围第9项所述之动态随机存取记忆体单元,另包含有一侧壁子系分别形成于该闸极、该电容板与该介电层之侧壁。11.如申请专利范围第10项所述之动态随机存取记忆体单元,其中重掺杂离子布植层系形成于未被该侧壁子覆盖之第一预定掺杂区中。12.如申请专利范围第9项所述之动态随机存取记忆体单元,其中该重掺杂离子布植层、该闸极与该电容板之表面上系形成一金属矽化层。13.如申请专利范围第9项所述之动态随机存取记忆体单元,其中该闸极系为一重掺杂多晶矽层。14.如申请专利范围第9项所述之动态随机存取记忆体单元,其中该电容板系为一重掺杂多晶矽层。图式简单说明:第一图其显示习知1T-SRAM之记忆单元的剖面示意图。第二图其显示本发明之1T-SRAM产品之记忆单元的剖面示意图。第三图A至第三图E其显示第二图所示之记忆单元之制作方法的剖面示意图。 |
