| 主权项 |
1.一种悬浮基底之静电放电保护电路,连接在一输入输出垫与一内部电路之间,该悬浮主体之静电保护电路包括:一P型缺乏模式电晶体,闸极连接到该输入输出垫,源极连接到一接地电压;一N型缺乏模式电晶体,闸极连接到该输入输出垫,源极连接到一高电压;一P型加强模式电晶体,源极与闸极共同连接到该高电压,汲极连接到该输入输出垫,基底连接到该N型缺乏模式电晶体之汲极;以及一N型加强模式电晶体,源极与闸极共同连接到该接地电压,汲极连接到该输入输出垫,基底连接到该P型缺乏模式电晶体之汲极。2.如申请专利范围第1项所述之悬浮基底之静电放电保护电路,其中N型缺乏模式电晶体之场氧化层系使用区域氧化法。3.如申请专利范围第1项所述之悬浮基底之静电放电保护电路,其中N型缺乏模式电晶体之场氧化层系使用浅沟隔离氧化层。4.如申请专利范围第1项所述之悬浮基底之静电放电保护电路,其中N型缺乏模式电晶体系使用磷离子植入。5.如申请专利范围第1项所述之悬浮基底之静电放电保护电路,其中N型缺乏模式电晶体系使用砷离子植入。6.如申请专利范围第1项所述之悬浮基底之静电放电保护电路,其中P型缺乏模式电晶体之场氧化层系使用区域氧化法。7.如申请专利范围第1项所述之悬浮基底之静电放电保护电路,其中P型缺乏模式电晶体之场氧化层系使用浅沟隔离氧化层。8.如申请专利范围第1项所述之悬浮基底之静电放电保护电路,其中P型缺乏模式电晶体系使用硼离子植入。9.一种悬浮基底之静电保护电路,连接在一输入输出垫与一内部电路之间,该悬浮主体之静电保护电路包括:一P型缺乏模式电晶体,闸极连接到该输入输出垫,源极连接到一接地电压;一P型加强模式电晶体,源极、闸极以及基底共同连接到该高电压,汲极连接到该输入输出垫;以及一N型加强模式电晶体,源极与闸极共同连接到该接地电压,汲极连接到该输入输出垫,基底连接到该P型缺乏模式电晶体之汲极。10.如申请专利范围第9项所述之悬浮基底之静电保护电路,其中P型缺乏模式电晶体之场氧化层系使用区域氧化法。11.如申请专利范围第9项所述之悬浮基底之静电保护电路,其中P型缺乏模式电晶体之场氧化层系使用浅沟隔离氧化层。12.如申请专利范围第9项所述之悬浮基底之静电保护电路,其中P型缺乏模式电晶体系使用硼离子植入。13.一种悬浮基底之静电保护电路,连接在一输入输出垫与一内部电路之间,该悬浮主体之静电保护电路包括:一N型缺乏模式电晶体,闸极连接到该输入输出垫,源极连接到一高电压;一P型加强模式电晶体,源极与闸极共同连接到该高电压,汲极连接到该输入输出垫,基底连接到该N型缺乏模式电晶体之汲极;以及一N型加强模式电晶体,源极、闸极以及基底共同连接到该接地电压,汲极连接到该输入输出垫。14.如申请专利范围第13项所述之悬浮基底之静电保护电路,其中N型缺乏模式电晶体之场氧化层系使用区域氧化法。15.如申请专利范围第13项所述之悬浮基底之静电保护电路,其中N型缺乏模式电晶体之场氧化层系使用浅沟隔离氧化层。16.如申请专利范围第13项所述之悬浮基底之静电保护电路,其中N型缺乏模式电晶体系使用磷离子植入。17.如申请专利范围第13项所述之悬浮基底之静电保护电路,其中N型缺乏模式电晶体系使用砷离子植入。图式简单说明:第一图绘示习知主体静电放电保护电路图形;第二图绘示第一图电晶体之特性曲线图形;第三图绘示依照本发明第一佳实施例的一种悬浮基底之静电保护电路图形;第四图绘示依照本发明第二佳实施例的一种悬浮基底之静电保护电路图形;以及第五图绘示依照本发明第三佳实施例的一种悬浮基底之静电保护电路图形;以及第六图绘示使用本发明之悬浮基底之静电保护电路下的特性曲线图形。 |
