| 主权项 |
1.一种制造用于液晶显示器之薄膜电晶体阵列基 板的方法,包括下列步骤: 使用第一光罩于一基板上形成一闸极线组合体,该 闸极线组合体系包括闸极线、闸极电极、及闸极 垫; 依序于具有该闸极线组合体之基板沈积一闸极绝 缘层、一半导体层、一接触层、及一第一金属数 据线层及一第二金属数据线层; 使用第二光罩经由蚀刻该第一金属数据线层及该 第二金属数据线层而形成具有预定图型之数据线 组合体,该数据线组合体系包括数据线、及源极电 极和汲极电极; 经由该数据线组合体之图型蚀刻该接触层,使得该 接触层具有与数据线组合体相同之图型; 于该经结构化基板上沈积钝化层,使得该钝化层覆 盖该半导体层及该数据线组合体; 于该钝化层上涂布一光阻剂薄膜; 使用一第三光罩使该光阻剂薄膜曝光,该经曝光光 阻剂薄膜显影以形成具有部分相异厚度之光阻剂 图型; 形成一半导体图型及接触窗口,该半导体图型系藉 着透过该光阻剂图型蚀刻位于由相邻闸极线及数 据线所界定之像素区上之钝化层及底层半导体层 而形成,第一接触窗口及第二接触窗口系藉着蚀刻 该汲极及数据垫之钝化层及底层第二层而形成,第 三接触窗口系藉着蚀刻该钝化层及底层半导体层 和闸极绝缘层、及该闸极垫之部分顶层而形成; 移除该光阻剂图型;及 使用第四光罩以形成一像素电极,使得该像素电极 系经由该第一接触窗口连接于该汲极。2.如申请 专利范围第1项之方法,其中该第二金属数据线层 系由铝或铝合金形成。3.如申请专利范围第2项之 方法,其中该第一金属数据线层系由铬、钼、或钼 合金形成。4.如申请专利范围第1项之方法,其中补 充数据垫系于形成该像素电极之步骤中形成,使得 该补充数据垫经由该第二接触窗口连接于该第一 层数据垫。5.如申请专利范围第1项之方法,其中该 闸极线组合体系使用第一金属闸极线层及第二金 属闸极线层形成。6.如申请专利范围第5项之方法, 其中该第二层闸极垫系于形成该闸极线组合体之 步骤中移除。7.如申请专利范围第6项之方法,其中 该第二金属闸极线层系由铝或铝合金形成。8.如 申请专利范围第7项之方法,其中该第一金属闸极 线层系由铬、钼、或钼合金形成。9.如申请专利 范围第6项之方法,其中辅助闸极垫系于形成该像 素电极之步骤中形成,使得该补充闸极垫系经由该 第三接触窗口连接于该第一层闸极垫。10.如申请 专利范围第1项之方法,其中该像素电极系由氧化 铟锡或氧化铟锌形成。11.如申请专利范围第5项之 方法,其中形成半导体图型及接触窗口之步骤系包 括下列步骤: 经由蚀刻该钝化层及底层半导体层及闸极绝缘层 而曝光该闸极垫,而经由蚀刻该钝化层而曝光该数 据垫; 曝光位于该汲极上及位于该像素区之钝化层; 经由蚀刻该钝化层位于该像素区上之经曝光部分 及该底层半导体层而形成该半导体图型;及 经由蚀刻该第二层汲极、数据垫、及闸极垫而形 成该第一接触窗口、第二接触窗口及第三接触窗 口。12.如申请专利范围第11项之方法,其中该第二 层汲极、闸极垫及数据垫系经湿式蚀刻。13.如申 请专利范围第11项之方法,其中该第二层汲极、闸 极垫及数据垫系经乾式蚀刻。14.如申请专利范围 第11项之方法,其中位于该汲极上及该像素区之钝 化层系藉由以氧为主之灰化移除位于该钝化层上 之光阻剂薄膜而曝光。15.如申请专利范围第14项 之方法,其中该以氧为主之灰化系使用N6或Ar。16. 如申请专利范围第1项之方法,其中形成半导体图 型及接触窗口之步骤系包括下列步骤: 经由蚀刻该钝化层而曝光该第二层汲极及数据垫, 及经由蚀刻该钝化层及该底层半导体层及闸极绝 缘层以曝光该第二层闸极垫; 经由蚀刻该第二层汲极、数据垫及闸极垫的曝光 部分而曝光该汲极、该第一层数据垫及该闸极垫; 曝光与该钝化层位于该汲极上之经移除部分相邻 之部分,及该钝化层位于该像素区之部分;及 经由蚀刻该钝化层位于该像素区之曝光部分而形 成该半导体图型,及经由蚀刻该钝化层与该钝化层 位于该汲极上之经移除部分相邻之经曝光部分以 形成第一接触窗口,而曝光该第二层汲极。17.如申 请专利范围第16项之方法,其中该钝化层与该钝化 层位于该数据垫上之经移除部分相邻之部分系于 曝光该钝化层与该钝化层位于该汲极上之经移除 部分相邻之部分的步骤中曝光,而该第二接触窗口 系于经由蚀刻该钝化层位于该数据垫上之经曝光 部分形成该第一接触窗口之步骤中形成,而曝光该 第二层数据垫。18.如申请专利范围第16项之方法, 其中该第二层汲极、数据垫及闸极垫的经曝光部 分系经湿式蚀刻。19.如申请专利范围第16项之方 法,其中针对于该汲极、该第二层数据垫及该闸极 垫的经曝光部分之蚀刻系使用乾式蚀刻技术进行 。20.如申请专利范围第16项之方法,其中曝光该钝 化层与该钝化层位于该汲极上之经移除部分相邻 之部分、及钝化层位于该像素区上之部分的步骤 系经由以氧为主之灰化移除位于该钝化层上之光 阻剂薄膜而进行。21.如申请专利范围第1项之方法 ,其中该半导体层系由非晶矽形成。22.如申请专利 范围第21项之方法,其中该接触层系由掺杂有磷之 非晶矽形成。23.一种制造用于液晶显示器之薄膜 电晶体阵列基板的方法,包括下列步骤: 使用第一光罩于一基板上形成一闸极线组合体,该 闸极线组合体系包括闸极线、闸极、及闸极垫; 依序于具有该闸极线组合体之基板沈积一闸极绝 缘层、一半导体层、一接触层、及一第一金属数 据线层及一第二金属数据线层; 使用第二光罩经由蚀刻该第一金属数据线层及该 第二金属数据线层而形成具有预定图型之数据线 组合体,该数据线组合体系包括数据线、及源极和 汲极; 经由该数据线组合体之图型蚀刻该接触层,使得该 接触层具有与数据线组合体相同之图型; 于该经结构化基板上沈积一感光性钝化层,使得该 感光性钝化层覆盖该半导体层及该数据线组合体; 使用一第三光罩使该感光性钝化层曝光,该经曝光 钝化层经显影以形成具有部分相异厚度之钝化层 图型,使得该钝化层图型系包括不具有有厚度之第 一部分,而曝光位于该闸极垫、第一接触窗口及第 二窗口上之半导体层,并曝光该汲极及数据垫;具 有第一厚度之第二部分,与该第一及第二接触窗口 相邻而位于由相邻闸极及数据线所界定之像素区 上;及具有第二厚度之第三部分,该第二厚度系大 于该第一厚度; 形成第三接触窗口,曝光该闸极垫,其系经由该钝 化层图型之第一部分蚀刻该半导体层及底层闸极 绝缘层; 经由该第一接触窗口、该第二接触窗口及该第三 接触窗口移除该该汲极、该第二层数据垫及该闸 极垫; 灰化该钝化层图型之第二部分,以曝光位于该像素 区上之半导体层,而增加该第一及第二接触窗口之 宽度; 藉着蚀刻位于该像素区上之经曝光半导体层而形 成一半导体图型;及 形成一像素电极,使得该像素电极系经由该第一接 触窗口电联于该汲极。24.如申请专利范围第23项 之方法,其中补充数据垫及补充闸极垫系于形成该 像素电极之步骤中形成,使得该补充数据及闸极垫 个别经由该第二及第三接触窗口接触该第一层数 据及闸极垫。25.如申请专利范围第23项之方法,其 中该钝化层系由有机绝缘材料形成。26.一种制造 用于液晶显示器之薄膜电晶体阵列基板的方法,包 括下列步骤: 使用第一光罩于一基板上形成一闸极线组合体,该 闸极线组合体系包括闸极线、闸极、及闸极垫; 依序于具有该闸极线组合体之基板沈积一闸极绝 缘层、一半导体层、一接触层、及一金属数据线 层; 使用第二光罩经由蚀刻该金属数据线层而形成具 有预定图型之数据线组合体,该数据线组合体系包 括数据线、及源极和汲极; 经由该数据线组合体之图型蚀刻该接触层,使得该 接触层具有与数据线组合体相同之图型; 于该经结构化基板上沈积钝化层,使得该钝化层覆 盖该半导体层及该数据线组合体; 于该钝化层上涂布一光阻剂薄膜; 使用第三光罩使该光阻剂薄膜曝光,经曝光之光阻 剂薄膜经显影以形成一光阻剂图型,该光阻剂图型 厚度有部分差异,使得该光阻剂图型具有不具有有 厚度之第一部分,位于该闸极及数据垫上,介于一 像素区与相邻数据线之间;具有第一厚度之第二部 分,位于该汲极及该像素区上;及具有第二厚度之 第三部分,该第二厚度系大于该第一厚度; 形成一半导体图型、接触窗口及开口部分,该半导 体图型系藉着经由该光阻剂图型蚀刻位于该像素 区上之钝化层及底层半导体层而形成,该第一接触 窗口及第二接触窗口系藉着蚀刻位于该汲极及数 据垫上之钝化层而形成,该第三接触窗口系藉着蚀 刻位于该闸极垫上之钝化层及底层半导体层及闸 极绝缘层而形成,该开口部分系藉着蚀刻介于该像 素区及该数据线间之钝化层及底层半导体层及闸 极绝缘层而形成; 移除该光阻剂图型;及 使用第四光罩形成像素电极,使得该像素电极经由 该第一接触窗口连接于该汲极。27.如申请专利范 围第26项之方法,其中形成半导体图型、接触窗口 及开口部分之步骤系包括下列步骤: 蚀刻位于该闸极垫上之钝化层及底层半导体层及 闸极绝缘层,部分保留该闸极绝缘层,蚀刻位于该 数据垫上之钝化层,以形成该第二接触窗口,并蚀 刻介于该像素区及该数据线间之钝化层及底层半 导体层及闸极绝缘层,而部分保留该闸极绝缘层; 曝光位于该汲极上及位于该像素区之钝化层; 蚀刻位于该汲极上之钝化层,以形成该第一接触窗 口,同时移除位于该像素区之钝化层,移除残留于 该闸极垫上之闸极绝缘层,以形成第三接触窗口, 或移除残留于该像素区及该数据线之间的闸极绝 缘层,以形成开口部分;及 蚀刻位于该像素区上之半导体层,以形成该半导体 图型。28.如申请专利范围第26项之方法,其中用以 形成光阻剂图型之第三光罩系包括: 一透明基板; 形成于该透明基板上之第一层,该第一层系具有低 于该基板之透光度;及 形成于该透明基板上而覆以该第一层之第二层,具 有异于该基板及该第一层透光度之透光度; 其中该透明基板系包括不具有该第一层及该第二 层之第一部分、仅具有该第一层之第二部分、及 兼具有该第一层及该第二层之第三部分。29.如申 请专利范围第28项之方法,其中该透明基板系具有 90百分比之透光度,该第一层系具有20-40百分比之 透光度,而该第二层系具有3百分比或更低之透光 度。30.如申请专利范围第28项之方法,其中该第一 层系具有狭缝或锦纹透光度控制图型。31.如申请 专利范围第28项之方法,其中该第二层系具有狭缝 或锦纹透光度控制图型。32.如申请专利范围第28 项之方法,其中该第三光罩之第一部分、第二部分 及第三部分系配置以个别对应于该光阻剂图型之 第一部分、第二部分及第三部分。33.一种液晶显 示器用之薄膜电晶体阵列基板,包括: 一绝缘基板; 一闸极线组合体,形成于该基板上,该闸极线组合 体系具有多个延伸于水平取向之闸极线、自该闸 极线分枝之闸极、及连接于该闸极线末端之闸极 垫; 一闸极绝缘层,形成于该闸极线组合体上,该闸极 绝缘层具有曝光该闸极垫之第一接触窗口,及部分 该绝缘基板之一开口部分; 一半导体图型,形成于该闸极绝缘层上; 一接触图型,形成于该半导体图型上; 一数据线组合体,形成于该接触图型上,具有实质 与该接触图型相同之轮廓,该数据线组合体具有延 伸于垂直取向之数据线,源极系自该数据线分枝, 数据垫连接于该数据线末端,而汲极相对于该闸极 位于与该源极相对之位置,而与该源极分隔; 一钝化层,形成于该数据线组合体上,具有与该半 导体图型相同之轮廓,不同处系第二接触窗口曝光 该数据垫之部分及第三接触窗口曝光该汲极之部 分; 一像素电极,形成于由相邻闸极及数据线界定之像 素区上,该像素电极系经由第三接触窗口电联于该 汲极,而部分接触该闸极绝缘层;及 辅助闸极及数据垫,个别接触该闸极及数据垫。34. 如申请专利范围第33项之薄膜电晶体阵列基板,其 中该开口部分系曝光介于该像素电极及该相邻数 据线之间的基板。35.如申请专利范围第33项之薄 膜电晶体阵列基板,其中曝光该汲极之第三接触窗 口延伸,使得该汲极之边界曝光于外界。36.一种液 晶显示器用之薄膜电晶体阵列基板,包括: 一绝缘基板; 一闸极线组合体,形成于该基板上,该闸极线组合 体系具有多个延伸于水平取向之闸极线、自该闸 极线分枝之闸极、及连接于该闸极线末端之闸极 垫; 一第一绝缘层,形成于该闸极线组合体上,该第一 绝缘层具有曝光该闸极垫之第一接触窗口; 一半导体图型,纵向形成于该第一绝缘层之垂直取 向上; 一数据线组合体,形成于该半导体图型上,该数据 线组合体具有延伸于垂直取向之数据线,源极系自 该数据线分枝,数据垫连接于该数据线末端,而汲 极相对于该闸极位于与该源极相对之位置,而与该 源极分隔; 一第二绝缘层,形成于该数据线组合体上,具有与 该半导体图型相同之轮廓,该第二绝缘层具有经由 该第一接触窗口曝光该数据垫之第二接触窗口,曝 光该数据垫之第三接触窗口,及曝光该汲极之第四 接触窗口; 一滤色器,形成于由相邻闸极及数据线界定之像素 区上;及 一像素电极,形成于该滤色器上,该像素电极系经 由第四接触窗口连接于该汲极。37.如申请专利范 围第36项之薄膜电晶体阵列基板,其另外包括一接 触层,形成于该半导体图型及该数据线组合体之间 ,具有与该数据线组合体相同之轮廓。38.如申请专 利范围第36项之薄膜电晶体阵列基板,其另外包括 补充闸极垫及补充数据垫,个别覆盖该闸极垫及该 数据垫。39.如申请专利范围第36项之薄膜电晶体 阵列基板,其另外包括一截光型有机图型,形成于 该数据线组合体及该覆层钝化层之间。40.如申请 专利范围第39项之薄膜电晶体阵列基板,其中该截 光型图型系具有第五接触窗口,经由第四接触窗口 曝光该汲极,该第五接触窗口较该第四接触窗口狭 窄。41.如申请专利范围第36项之薄膜电晶体阵列 基板,其中该第二绝缘层系由截光型有机层形成。 42.如申请专利范围第41项之薄膜电晶体阵列基板, 其中该第一绝缘层系具有与该半导体图型相同之 轮廓。43.如申请专利范围第42项之薄膜电晶体阵 列基板,其中介于该相邻数据线间之半导体图型开 口宽度系1微米或更大。44.一种液晶显示器用之薄 膜电晶体阵列基板,包括: 一绝缘基板; 一闸极线组合体,形成于该基板上,该闸极线组合 体系具有多个延伸于水平取向之闸极线、自该闸 极线分枝之闸极、及连接于该闸极线末端之闸极 垫; 一第一绝缘层,形成于该闸极线组合体上,该第一 绝缘层具有曝光该闸极垫之第一接触窗口; 一半导体图型,纵向形成于该第一绝缘层之垂直取 向上; 一数据线组合体,形成于该半导体图型上,该数据 线组合体具有延伸于垂直取向之数据线,源极系自 该数据线分枝,数据垫连接于该数据线末端,而汲 极相对于该闸极位于与该源极相对之位置,而与该 源极分隔,该数据线组合体实质上具有与该半导体 图型相同之轮廓,不同处为介于该源极及该汲极间 之部分; 一第二绝缘层,形成于该数据线组合体上,该第二 绝缘层具有曝光该第一接触窗口之第二接触窗口, 曝光该数据垫之第三接触窗口,及曝光该汲极之第 四接触窗口; 一滤色器,形成于位在由相邻闸极及数据线界定之 像素区上的钝化层上;及 一像素电极,形成于该滤色器上,该像素电极系经 由第四接触窗口连接于该汲极。45.如申请专利范 围第44项之薄膜电晶体阵列基板,其另外包括一接 触层,形成于该半导体图型及该数据线组合体之间 ,具有实质与该数据线组合体相同之轮廓。46.如申 请专利范围第44项之薄膜电晶体阵列基板,其另外 包括补充闸极垫及补充数据垫,个别覆盖该闸极垫 及该数据垫。47.如申请专利范围第44项之薄膜电 晶体阵列基板,其另外包括一截光型有机图型,形 成于位于该数据线组合体及该闸极线组合体上之 钝化层上。48.如申请专利范围第47项之薄膜电晶 体阵列基板,其中该截光型有机图型系具有第五接 触窗口,经由第四接触窗口曝光该汲极,该第五接 触窗口较该第四接触窗口狭窄。49.如申请专利范 围第44项之薄膜电晶体阵列基板,其中该第二绝缘 层系使用截光型有机层形成。50.一种制造液晶显 示器用薄膜电晶体阵列基板之方法,包括下列步骤 : 使用第一光罩于一基板上形成闸极线组合体,该闸 极线组合体系包括闸极线、闸极、及闸极垫; 依序于具有该闸极线组合体之基板上沈积第一绝 缘层、半导体层、及金属数据线层; 使用第二光罩经由蚀刻该金属数据线层而形成具 有预定图型之数据线组合体,该数据线组合体系包 括数据线、及源极及汲极; 于该数据线组合体上沈积第二绝缘层; 经由选择性地蚀刻该第二绝缘层及该底层半导体 层及第一绝缘层,形成接触窗口,曝光该汲极、该 数据垫、及该闸极垫,经由选择性地蚀刻位于由相 邻闸极及数据线所界定之像素区上之第二绝缘层 及底层半导体层,形成一开口部分,曝光该第一绝 缘层; 经由该开口部分形成于位在该像素区之第一绝缘 层上形成一滤色器;及 于该滤色器上形成一像素电极。51.如申请专利范 围第50项之方法,其中一接触层系于沈积该金属数 据线层之步骤中另外沈积于该半导体层上,而该接 触层系于形成该数据线组合体之步骤中与该金属 数据线层同时进行蚀刻。52.如申请专利范围第51 项之方法,其中形成接触窗口及开口部分之步骤系 包括下列步骤: 于该第二绝缘层上沈积光阻剂薄膜; 使该光阻剂薄膜经由第三光罩曝光,该第三光罩分 三或多个部分而具有透光度差; 显影该经曝光之光阻剂薄膜,以形成光阻剂图型; 及 使用该光阻剂图型选择性地蚀刻该第二绝缘层、 该接触层、该半导体层及该第一绝缘层。53.如申 请专利范围第50项之方法,其另外包括于形成接触 窗口及开口部分之步骤之后形成截光型有机图型 之步骤。54.如申请专利范围第50项之方法,其中该 第二绝缘层系由截光型有机层形成。55.一种制造 液晶显示器用薄膜电晶体阵列基板之方法,包括下 列步骤: 使用第一光罩于一基板上形成闸极线组合体,该闸 极线组合体系包括闸极线、闸极、及闸极垫; 依序于具有该闸极线组合体之基板上沈积第一绝 缘层、半导体层、及金属数据线层; 使用第二光罩及一半导体图型经由蚀刻该半导体 层而形成具有数据线、及源极和汲极之数据线组 合体,不同处为该半导体层位于介于该源极及汲极 间之通道区上的部分; 于该数据线组合体上沈积第二绝缘层,该第二绝缘 层系具有接触窗口,曝光该汲极、该数据垫及该闸 极垫; 于由相邻闸极及数据线界定之一像素区上形成一 滤色器;及 于该滤色器上形成一像素电极,使得该像素电极系 经由该第一接触窗口连接于该汲极。56.如申请专 利范围第55项之方法,其中另外于沈积金属数据线 层之步骤中于该半导体层上沈积一接触层,而该接 触层系于形成数据线组合体之步骤中与该金属数 据线层及半导体层同时进行蚀刻,以形成一接触图 型,具有实质与该数据线组合体相同之轮廓。57.如 申请专利范围第56项之方法,其中形成该数据线组 合体、半导体图型及接触图型之步骤系包括下列 步骤: 于该金属数据线层上沈积一光阻剂薄膜; 经由第三光罩使该光阻剂薄膜曝光,该第三光罩具 有三个或多个具有不同透光度之部分; 使经曝光之光阻剂薄膜显影,以形成一光阻剂图型 ;及 使用该光阻剂图型选择性地蚀刻该金属数据线层 、该接触层、该半导体层。58.如申请专利范围第 55项之方法,其另外包括于形成该数据线组合体及 该半导体图型之步骤之后形成截光型有机图型之 步骤。59.如申请专利范围第55项之方法,其中该第 二绝缘层系由截光型有机层形成。60.一种制造液 晶显示器用薄膜电晶体阵列基板之方法,包括下列 步骤: 使用第一光罩于一基板上形成闸极线组合体,该闸 极线组合体系包括闸极线、闸极、及闸极垫; 依序于具有该闸极线组合体之基板上沈积第一绝 缘层、半导体层、及金属数据线层; 使用第二光罩及一半导体图型经由蚀刻该金属数 据线层而形成具有预定图型之数据线组合体,该数 据线组合体系包括数据线、及源极及汲极; 于该数据线组合体上沈积第二绝缘层; 经由蚀刻该第二绝缘层及底层半导体层及介于相 邻数据线间之第一绝缘层,形成曝光该汲极、该数 据垫、及该汲极之接触窗口、及曝光该基板及该 闸极线之开口部分; 经由该开口部分于该基板及该闸极线之曝光部分 上形成一滤色器;及 于该滤色器上形成一像素电极。61.如申请专利范 围第60项之方法,其中于沈积该金属数据线层之步 骤中另外于该半导体层上沈积一接触层,该接触层 系于形成该数据线组合体之步骤中与该金属数据 线层同时进行蚀刻。62.如申请专利范围第60项之 方法,其中该第二绝缘层系由截光型有机层形成。 图式简单说明: 第一图系为说明用以制造本发明第一较佳具体实 例薄膜电晶体TFT阵列基板之先质基板的示意图,其 中出示使用于薄膜电晶体TFT阵列基板之单元区域 。 第二图系为说明本发明第一较佳具体实例具有电 路及线路组件之薄膜电晶体TFT阵列基板的示意图 。 第三图系为第二图所示位于一像素区中之薄膜电 晶体TFT阵列基板的放大视图。 第四图及第五图系为第三图所示之薄膜电晶体TFT 阵列基板个别沿IV-IV'线及V-V'线所得之剖面图。 第六图A系为第三图所示之薄膜电晶体TFT阵列基板 的平面图,说明形成闸极线组合体之步骤。 第六图B及第六图C系为薄膜电晶体TFT阵列基板沿 第六图A之IVb-IVb'线及IVc-IVc'线所得之剖面图。 第七图A系为出示于第三图之薄膜电晶体TFT阵列基 板的平面图,说明形成数据线组合体之步骤。 第七图B及第七图C个别系为沿第七图A之VIIb-VIIb'线 及VIIc-VIIc'线所得之薄膜电晶体TFT阵列基板的剖面 图。 第八图A系为第三图所示之薄膜电晶体TFT阵列基板 的平面图,说明形成半导体图型及接触窗口之步骤 。 第八图B及第八图C个别系为沿第八图A之VIIIb-VIIIb' 线及VIIIc-VIIIc'线所得之薄膜电晶体TFT阵列基板的 剖面图。 第九图A及第九图B系为沿第八图A之VIIIb-VIIIb'线及 VIIIc-VIIIc'线所得之薄膜电晶体TFT阵列基板的剖面 图,说明使光阻剂薄膜曝光于光下之步骤。 第十图A至第十二图系为用以使第九图A及第九图B 所示之光阻剂薄膜曝光之光罩的剖面图。 第十三图A及第十三图B系为沿第八图A之VIIIb-VIIIb' 线及VIIIc-VIIIc'线所得之薄膜电晶体TFT阵列基板的 剖面图,说明使该光阻剂薄膜显影之步骤。 第十四图A及第十四图B系为沿第八图A之VIIIb-VIIIb' 线及VIIIc-VIIIc'线所得之薄膜电晶体TFT阵列基板的 剖面图,说明蚀刻钝化层之某些部分之步骤。 第十五图A及第十五图B系为沿第八图A之VIIIb-VIIIb' 线及VIIIc-VIIIc'线所得之薄膜电晶体TFT阵列基板的 剖面图,说明使该钝化层之经蚀刻部分灰化之步骤 。 第十六图A及第十六图B系为沿第八图A之VIIIb-VIIIb' 线及VIIIc-VIIIc'线所得之薄膜电晶体TFT阵列基板的 剖面图,说明使该钝化层之其他部分蚀刻之步骤。 第十七图A及第十七图B系为沿第八图A之VIIIb-VIIIb' 线及VIIIc-VIIIc'线所得之薄膜电晶体TFT阵列基板的 剖面图,说明形成半导体图型之步骤。 第十八图至第二十三图系为说明本发明第二较佳 具体实例依序制造薄膜电晶体TFT阵列基板之步骤 的剖面图。 第二十四图至第二十九图系为说明本发明第三较 佳具体实例依序制造薄膜电晶体TFT阵列基板之步 骤的剖面图。 第三十图A系为本发明第四较佳具体实例之薄膜电 晶体TFT阵列基板之平面图。 第三十图B及第三十图C系为沿第三十图A之III-III' 线及IV-IV'线所得之薄膜电晶体TFT阵列基板的剖面 图,说明使光阻剂薄膜曝光于光下之步骤。 第三十一图系为用以使第三十图B及第三十图C所 示之光阻剂薄膜曝光之光罩的剖面图。 第三十二图A及第三十二图B系为沿第三十图A之III- III'线及IV-IV'线所得之薄膜电晶体TFT阵列基板的剖 面图,说明使该光阻剂薄膜显影之步骤。 第三十三图A及第三十三图B系为沿第三十图A之III- III'线及IV-IV'线所得之薄膜电晶体TFT阵列基板的剖 面图,说明蚀刻钝化层之某些部分之步骤。 第三十四图A及第三十四图B系为沿第三十图A之III- III'线及IV-IV'线所得之薄膜电晶体TFT阵列基板的剖 面图,说明使该钝化层之经蚀刻部分灰化之步骤。 第三十五图A及第三十五图B系为沿第三十图A之III- III'线及IV-IV'线所得之薄膜电晶体TFT阵列基板的剖 面图,说明使该钝化层之其他部分蚀刻之步骤。 第三十六图A及第三十六图B系为沿第三十图A之III- III'线及IV-IV'线所得之薄膜电晶体TFT阵列基板的剖 面图,说明形成半导体图型之步骤。 第三十七图A及第三十七图B系为沿第三十图A之III- III'线及IV-IV'线所得之薄膜电晶体TFT阵列基板的剖 面图,说明形成像素电极之步骤。 第三十八图A系为本发明第五较佳具体实例之薄膜 电晶体TFT阵列基板之平面图。 第三十八图B系为沿第三十八图A之II-II'线所得之 薄膜电晶体TFT阵列基板的剖面图,说明形成黑色矩 阵图型之步骤。 第三十九图系为沿第三十八图A之II-II'线所得之薄 膜电晶体TFT阵列基板的剖面图,说明形成滤色器之 步骤。 第四十图系为沿第三十八图A之II-II'线所得之薄膜 电晶体TFT阵列基板的剖面图,说明形成像素电极之 步骤。 第四十一图A系为本发明第六较佳具体实例之薄膜 电晶体TFT阵列基板的平面图。 第四十一图B系为沿第四十一图A之IX-IX'线所得之 薄膜电晶体TFT阵列基板的剖面图。 第四十二图A系为本发明第七较佳具体实例之薄膜 电晶体TFT阵列基板的平面图。 第四十二图B系为沿第四十二图A之XI-XI'线所得之 薄膜电晶体TFT阵列基板的剖面图,说明形成半导体 图型之步骤。 第四十三图系为沿第四十二图A之XI-XI'线所得之薄 膜电晶体TFT阵列基板的剖面图,说明形成半导体图 型之步骤。 第四十四图沿第四十二图A之XI-XI'线所得之薄膜电 晶体TFT阵列基板的剖面图,说明形成黑色矩阵图型 之步骤。 第四十五图系为沿第四十二图A之XI-XI'线所得之薄 膜电晶体TFT阵列基板的剖面图,说明形成滤色器及 像素电极之步骤。 第四十六图A系为本发明第八较佳具体实例之薄膜 电晶体TFT阵列基板的平面图。 第四十六图B系为沿第四十六图A之XVI-XVI'线所得之 薄膜电晶体TFT阵列基板剖面图。 第四十七图A系为本发明第九较佳具体实例之薄膜 电晶体TFT阵列基板的平面图。 第四十七图B系为沿第四十七图A之XVI-XVI'线所得之 薄膜电晶体TFT阵列基板的剖面图。 第四十八图A系为本发明第十较佳具体实例之薄膜 电晶体TFT阵列基板的平面图。 第四十八图B系为沿第四十八图A之XXI-XXI'线所得之 薄膜电晶体TFT阵列基板的剖面图。 |
