发明名称 / METHOD FOR FORMING SOURCE/DRAIN JUNCTION OF SEMICONDUCTOR DEVICE
摘要 <p>본 발명은 반도체장치의 소오스/드레인 형성방법에 관한 것으로서, 전면개방형 접합영역을 격자무늬나 줄무늬의 패턴을 갖는 형태로 형성하여 다량의 불소 이온주입으로 표면에 패턴화된 불소이온주입층(80)인 비정질층을 형성하고 낮은 온도영역에서 저온열처리와 RTA열처리를 동시에 실시함으로써 실리콘 표면에 패턴화된 불소이온주입층(80)의 비정질층과 비정질층과 결정층사이의 접합면을 따라 불소의 적층 농도를 극대화시키고 이 패터닝 불소 비정질층을 통해 붕소 이온주입을 실시함으로 같은 에너지에서도 패터닝화된 소오스와 드레인(65)을 만들 수 있는 이점이 있다.</p>
申请公布号 KR100313090(B1) 申请公布日期 2001.11.07
申请号 KR19990067392 申请日期 1999.12.30
申请人 null, null 发明人 곽노열;이찬호
分类号 H01L21/336 主分类号 H01L21/336
代理机构 代理人
主权项
地址