发明名称 | 半导体装置及其制造方法 | ||
摘要 | 本发明的目的是确保高耐压MOS晶体管的耐压不变且能有低导通电阻,在本发明中,具有从在P型半导体衬底1内形成的N型阱区2上形成的第1栅氧化膜横跨到由选择性氧化膜构成的第2栅氧化膜8A上而形成的栅电极10;与该栅电极10邻接地形成的P型源区11;在与上述栅电极10隔开的位置上形成的P型漏区12;以及包围该漏区12而形成的P型漂移区(LP层4),其特征是还形成了P型杂质层(FP层7A)使其与上述漏区12邻接。 | ||
申请公布号 | CN1320968A | 申请公布日期 | 2001.11.07 |
申请号 | CN01111346.4 | 申请日期 | 2001.03.12 |
申请人 | 三洋电机株式会社 | 发明人 | 菊地修一;西部荣次 |
分类号 | H01L29/78;H01L21/336 | 主分类号 | H01L29/78 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 杨凯;王忠忠 |
主权项 | 1、一种半导体装置,具有:从在第1导电型的半导体层上形成的第1栅氧化膜横跨到比上述第1栅氧化膜膜厚厚的第2栅氧化膜上而形成的栅电极;与该栅电极邻接而形成的第2导电型的源区;在与上述栅电极隔开的位置形成的第2导电型的漏区;以及包围该漏区而形成的第2导电型的漂移区,其特征是:与上述漏区邻接地形成了第2导电型杂质层。 | ||
地址 | 日本大阪府 |