| 摘要 |
<p>본 발명의 부분적인 SOI 구조를 갖는 반도체 소자는 하부 실리콘 기판과, 상기 하부 실리콘 기판에 형성된 역 T 모양의 홀에 매몰된 분리 절연층에 의하여 상기 하부 실리콘 기판과 전기적으로 분리된 상부 실리콘 패턴을 포함한다. 상기 상부 실리콘 패턴 상에는 게이트 절연막 및 게이트 전극이 형성되어 있고, 상기 게이트 전극의 양측벽 하부의 상부 실리콘 패턴에는 소오스 및 드레인 영역과 그 사이의 채널영역이 형성되어 있다. 그리고, 상기 채널 영역의 하부에는 실리콘층 또는 다공성 실리콘층이 형성되어 상기 하부 실리콘 기판과 상부 실리콘 패턴을 전기적으로 부분 콘택한다. 이렇게 되면, 본 발명은 별도의 설계 변경 없이 일반적인 반도체 소자와 동일한 바디 콘택을 가능하게 할 수 있다.</p> |
