| 摘要 |
<p>본 발명은 파이프라인화된 데이타 버스라인 구조에 의해 작은 전압진폭으로 데이타를 전달시켜 저전력·고속화를 실현한 반도체 메모리장치에 관한 것으로, 특히 전달하고자 하는 각각의 데이타마다 싱글라인의 데이타 버스라인을 사용하므로써 칩 내부면적의 증가를 반으로 감소시키고, 이와 더불어 데이타신호와 비교전압 신호 및 데이타 스트로브신호를 동시에 같은 조건으로 전달하는 것이 가능해져 커먼모드 노이즈 및 그라운드 바운싱에 의한 영향을 최소화한 반도체 메모리장치에 관한 것이다.</p> |
