| 主权项 |
1.一种自第一时域传播一信号至第二时域之方法,此方法包括下列步骤:产生第一及第二时钟信号、两信号实质上同步,并具有非整倍数之各别频率以分别触发第一及第二时域;及防止第一信号被闭锁在第二时域,该第二时域系响应第二时钟信号之渡越,该第一信号系产生于第一时域,该第一时域系响应第一信号之渡越,该信号之渡越实质上与第二时钟信号之渡越重合。2.如申请专利范围第1项之方法,其中该第一时钟信号之频率较第二时钟信号之频率为高,此方法包括下列步骤:在第一时域产生第二信号,第二信号系得自第一信号及延迟第一信号一预定时期;决定第一信号是否为响应第一时钟信号之渡越而产生;及如是,自第二信号之第二时域获得一第三信号,如否,则自第一信号之慢时域中获得第三信号。3.如申请专利范围第2项之方法,其中之预定期大于第一及第二时钟信号间之最大时钟相位差。4.如申请专利范围第2项之方法,其中在第二时域中获得第三信号之步骤包含利用由第二时钟信号触发之一闭锁将第一或第二信号闭锁。5.如申请专利范围第2项之方法,包括一步骤以产生一选择信号以选择第一或第二信号以传播至第二时域。6.如申请专利范围第5项之方法,其中之第一时钟信号之N期间与第二时钟信号之M期间对应,第一时钟信号之第一期间与第二时钟信号之第一期间同时开始,及选择信号被证实以响应第一时钟信号之第N个时期之开始。7.如申请专利范围第1项之方法,其中之第一信号有较第二时钟信号为低之频率,此方法包括一步骤以停止启动在第二时域中之一闭锁一预定时期,以便防止闭锁在第二时域内之第一信号,以响应第二时钟信号。8.如申请专利范围第7项之方法,其中之预定期间大于第一及第二时钟信号间之最大时钟相差。9.一种电路,供自第一时域至第二时域传播一信号,该电路包含:第一及第二时钟信号产生器,以产生第一及慢时钟信号,其实质上为同步的并各有非整数倍数之频率;及一防止电路,以防止在第一时域内产生之第一信号被闭锁于响应第二时钟信号之渡越之第二时域内,该第一时域响应实质上与第二时钟信号之渡越重合之第一时钟信号之渡越。10.如申请专利范围第9项之电路,其中第一时钟信号有一较第二时钟信号为高之频率,防止电路包含:第一电路,以产生第二信号于第一时域,第二信号系得自第一信号并较第一信号延迟一预定期间;及第二电路,以决定第一信号是否产生于响应第一时钟信号之渡越,若是,则自第二信号在第二时域内获得一第三信号,若否,则自第一信号在第二时域中获得一第三信号。11.如申请专利范围第10项之电路,其中之预定期间大于第一及第二时钟信号间之最大时钟相位差。12.如申请专利范围第10项之电路,其中第一电路包含:一闭锁器,耦合至第一时钟信号产生器以闭锁一输入信号状态、及根据输入信号之闭锁状态输出第一信号;及一延迟元件,耦合至闭锁器以接收第一信号及输出第二信号,俾第二信号较第一信号延迟一预定时期。13.如申请专利范围第10项之电路,其中第二电路包含:一决定电路,以输出一时期信号,以区别第一时钟信号之第一期间及第一时钟信号之另一期间,第一期间以第一时钟信号之渡越开始;一多工器,耦合至决定电路及接收第一及第二信号,选择第一或第二信号作为一传播信号,此项选择之执行为响应期间信号;及一闭锁器,耦合至多工器以在第二时钟信号之第一时钟期间闭锁传播之信号以产生第三信号。14.如申请专利范围第9项之电路,其中之第一时钟信号有一较第二时钟信号为低之频率,防护电路包含:一屏蔽电路,在第一及第二时钟信号之渡越对应之时期证实一屏蔽信号;及一闭锁器,耦合至屏蔽电路以在第二时域闭锁第一信号,闭锁器被屏蔽信号之证实而停止启动。15.如申请专利范围第14项之电路,其中之防护电路尚包括一决定电路,其区分第二时钟信号之期间,决定电路耦合至屏蔽电路及输出一期间信号,其代表在渡越直前之第二时钟之时间,其中之第二时钟之时间,其中之屏蔽电路证实屏蔽信号以响应期间信号。16.一种利用于电脑系统中之控制器,控制器包含:第一电路,于第一时域中操作由第一时钟信号予以触发;第二电路,于第二时域操作,由第二时钟信号触发,第一及第二时钟信号实质上是同步的及具有非整倍数之频率;及一防护电路,以防止在响应第一时钟信号之渡越之第一时域中产生之第一信号被闭锁在响应第二时钟信号之渡越之第二时域,该第一时钟信号之渡越实质上与第二时钟信号之渡越重合。17.如申请专利范围第16项之控制器,其中第一时钟信号具有较第二时钟信号为高之频率,防护电路包含:一延迟电路,以于第一时域内产生第二信号,第二信号系得自第一信号及较第一信号延迟一预定之期间;及一决定电路,以决定第一信号是否为响应第一时钟信号之重合渡越而产生,若是,则在第二时域内自第二信号获得第三信号,若否,则在第二时域内自第一信号获得第三信号。18.如申请专利范围第17项之控制器,其中之延迟电路包含:一闭锁器耦合至第一时钟信号产生器以闭锁一输入信号状态及根据闭锁之输入信号之状态输出第一信号;及一延迟元件耦合至闭锁器以接收第一信号及输出第二信号,俾第二信号较第一信号延迟一预定期间。19.如申请专利范围第17项之控制器,其中之决定电路包含:一相位电路输出一期间信号以在第一时期及第一时钟信号之另一时期予以区别;一多工器耦合至相位电路,以接收第一及第二信号以选择第一或第二信号作为响应期间信号之传播信号;及一闭锁器,耦合至多工器以在第二时钟信号之第一时钟期间开始时闭锁传播之信号以产生第三信号。20.如申请专利范围第16项之控制器,其中之第一电路包含第一介面耦合至第一滙流排,及第二电路包含第二介面耦合至第二滙流排。21.如申请专利范围第20项之控制器,其中之第一滙流排耦合至电脑系统之通用目的之处理器,及第二滙流排耦合至电脑系统之图表处理器。22.如申请专利范围第16项之控制器,其中之第一时钟信号有一较第二时钟信号为低之频率,防护电路包含:一屏蔽电路在对应第一及第二时钟信号之重合渡越之一时期证实一屏蔽信号;及一闭锁器,藉合至屏蔽电路以闭锁第二时域中之第一信号,闭锁器由屏蔽信号之证实而停止启动。23.如申请专利范围第22项之控制器,其中之防护电路尚包括一决定电路,其将第二时钟信号之各别期间予以区分,决定电路耦合至屏蔽电路及输出一期间信号,其代表在重合渡越之直前之第二时钟之期间,其中之屏蔽电路证实屏蔽信号以响应期间信号。24.一种电脑系统包含:一第一处理器;一第二处理器;一控制器,经由第一滙流排耦合至第一处理器及经由第二滙流排耦合至第二处理器,控制器包括:第一介面耦合至第一滙流排,由第一时钟信号触发而在第一时域内操作;第二介面耦合至第二滙流排,及由第二时钟信号触发而在第二时域操作,第一及第二时钟信号实质上为同步及有各别非整数倍数之频率;及一防护电路,以防止在响应第一时钟信号之渡越之第一时域中产生之第一信号闭锁在响应第二时钟信号之渡越之第二时域中,该第一时钟信号之渡越实质上与第二时钟信号之渡越重合。25.如申请专利范围第24项之电脑系统,其中之第一处理器为一通用目的处理器,及第二处理器为一图表处理器。26.一种自第一时域转移一信号至第二时域之方法,此方法含下列步骤:产生第一及第二时钟信号以触发第一及第二时域;及防止在第一时域产生之一信号在第二时钟信号渡越时被闭锁在第二时域,该渡越发生在第一时钟信号之渡越之一预定时间。27.如申请专利范围第26项之方法,其中预定之时间大于在第一及第二时钟信号间之最大时钟相位差。28.如申请专利范围第26项之方法,其中之第一及第二时钟信号实质上为同步,并具有非整数倍数之频率。29.如申请专利范围第28项之方法,其中第一及第二信号分别具有100MHz及66MHz之频率。30.一种电脑系统,包含:第一滙流排,由第一时钟信号触发而在第一时域操作:第二滙流排,由第二时钟信号触发而在第二时域操作;及信号转移电路,以在第一及第二时域间转移信号,及防止在第一时域产生之一信号在第二时钟信号之渡越时被闭锁于第二时域,该项渡越发生在第一时钟信号渡越之一预定时间内。31.如申请专利范围第30项之电脑系统,其中该预定时间大于第一及第二时钟信号间之可允许之时钟相位差期间。32.如申请专利范围第30项之电脑系统,其中该第一滙流排为一主滙流排,第二滙流排为一AGP滙流排。33.如申请专利范围第30项之电脑系统,其中第一及第二时钟信号实质上为同步,并分别具有非整数倍数之频率。34.如申请专利范围第33项之电脑系统,其中之第一及第二时钟信号分别具有之频率为100MHz及66MHz。图式简单说明:第一图为本发明可实施于其中之一电脑系统之图解代表。第二图为一定时图说明一方法以转移一信号自一快时域至一慢时域。第三图为本发明转移一信号自一快时域至一慢时域电路之略图说明。第四图为一定时图说明一范例方法如转移一信号自一慢时域至一快时域。第五图为本发明之转移一信号自慢时域至一快时域之电路之简略说明。 |
