| 主权项 |
1.一种半导体记忆体装置,其包含:多个输入/输出资料线对;多个资料滙流排线对,对应于该等输入/输出资料线对;至少一个冗余资料滙流排线对;多个感测缓冲器,各连接在该等资料滙流排线对中之一对应者间和在该冗余资料滙流排线对间;多个写入放大器,各连接在该等资料滙流排线对中之一对应者间和在该冗余资料滙流排线对间;及多个冗余移变切换器,各选择地把该等输入/输出资料线对中之一对应者连接至该等资料滙流排线对中之一对应者,或连接至该冗余资料滙流排线对;其中该等冗余移变切换器被配置得比该等感测缓冲器和写入放大器更靠近该等输入/输出资料线对。2.依据申请专利范围第1项的半导体记忆体装置,其更包含多个箝制电路,该等箝制电路分别连接至该等资料滙流排线对和该冗余资料滙流排线对,用来把该等资料滙流排线对箝制于一预定电压。3.依据申请专利范围第2项的半导体记忆体装置,其更包含连接至该等箝制电路的一侦测电路,其中当在该等资料滙流排线对中之一出现至少一个缺陷时,该侦测电路把对应于该有缺陷资料滙流排线对的一侦测信号提供至该等箝制电路。4.依据申请专利范围第3项的半导体记忆体装置,其更包含一熔丝电路,该熔丝电路连接至该侦测电路,用来把对应于该有缺陷资料滙流排线对的一切断信号提供予该侦测电路。5.依据申请专利范围第4项的半导体记忆体装置,其更包含一解码电路,该解码电路连接至该侦测电路,用来接收来自该侦测电路的侦测信号并把切换信号分别提供予该等冗余移变切换器。6.一种半导体记忆体装置,其包含:多个输入/输出资料线对群组,包括第一和第二输入/输出资料线对群组;多个资料滙流排线群组,包括分别对应于该等第一和第二输入/输出资料线对群组的第一和第二资料滙流排线对群组;至少一个冗余资料滙流排线对;多个感测缓冲器群组,包括分别对应于该等第一和第二资料滙流排线对群组的第一和第二感测缓冲器群组,该等第一和第二感测缓冲器群组各包括各连接于该等资料滙流排线对中之一对应者间的多个感测缓冲器;一冗余感测缓冲器,被连接在该冗余资料滙流排线对间;多个写入放大器群组,包括分别对应于该等第一和第二资料滙流排线对群组的第一和第二写入放大器群组;该等第一和第二写入放大器群组各包括各连接于该等资料滙流排线对中之一对应者间用来接收一遮罩信号的多个写入放大器;一冗余写入放大器,被连接在该冗余资料滙流排线对间;多个冗余移变切换器群组,包括把该等第一和第二输入/输出资料线对群组连接至该等第一和第二资料滙流排线对群组和该冗余资料滙流排线对的第一和第二冗余移变切换器群组,其中该等第一和第二冗余移变切换器群组被设置得比该等感测缓冲器和写入放大器更靠近该等输入,输出资料线对,该等第一和第二冗余移变切换器群组各包括多个冗余移变切换器,该等冗余移变切换器各被连接至该等资料滙流排线对中之一对应者或该冗余资料滙流排线对;及一遮罩信号切换电路,用来接收该遮罩信号,并把一切换信号提供至对应于该第二资料滙流排线对群组中连接至该第一冗余移变切换器群组中之一冗余移变切换器之一资料滙流排线对的该等写入放大器和感测缓冲器中之至少一个。7.依据申请专利范围第6项的半导体记忆体装置,其中当在该第一资料滙流排线对群组中之任一资料滙流排线对出现一缺陷时,该第一冗余移变切换器群组把该第一输入/输出资料线对群组中之一输入/输出资料线对与该第二资料滙流排线对群组中之一资料滙流排线对连接,且该遮罩信号切换电路把用于该第一写入放大器群组的遮罩信号提供至对应于该第二资料滙流排线对群组中之该一资料滙流排缘对的写入放大器。8.依据申请专利范围第6项的半导体记忆经装置,其更包含多个箝制电路,该等箝制电路分别连接至该等资料滙流排线对和该冗余资料滙流排线对,用来把该等资料滙流排线对箝制于一预定电压。9.依据申请专利范围第8项的半导体记忆体装置,其更包含一侦测电路,其中当在该等资料滙流排线对中之一出现缺陷时,该侦测电路把一侦测信号提供至对应于该有缺陷资料滙流排线对的箝制电路。10.依据申请专利范围第9项的半导体记忆体装置,其更包含一熔丝电路,该熔丝电路连接至该侦测电路,用来把对应于该有缺陷资料滙流排线对的一切断信号提供予该侦测电路。11.依据申请专利范围第10项的半导体记忆体装置,其更包含一解码电路,该解码电路连接至该侦测电路,用来接收来自该侦测电路的侦测信号并把切换信号分别提供予该等冗余移变切换器。12.一种半导体记忆体装置,包含:包括第一和第二遮罩群组的多个遮罩群组;该等第一和第二遮罩群组各包括:多个输入/输出资料线对;多个资料滙流排缘对,对应于该等输入/输出资料线对;一冗余资料滙流排缘对;多个感测缓冲器,各连接于该等资料滙流排线对中之一对应者间和该冗余资料滙流排线对间;多个写入放大器,各连接于该等资料滙流排线对中之一对应者间和该冗余资料滙流排线对间,用来接收一遮罩信号;多个冗余移变切换器,各把该等输入/输出资料线对中之一对应者连接至该等资料滙流排线对中之一对应者或连接至该冗余资料滙流排线对,其中该等冗余移变切换器被配置得比该等感测缓冲器和写入放大器更靠近该等输入/输出资料线对。13.依据申请专利范围第12项的半导体记忆体装置,其中该第一遮罩群组之写入放大器被一第一遮罩信号所控制,而该第二遮罩群组之写入放大器被一第二遮罩信号所控制。14.一种半导体记忆体装置,其包含:多个输入/输出资料线对群组,包括第一和第二输入/输出资料线对群组;多个资料滙流排线对群组,包括第一和第二输入/输出资料线对群组,各别地对应于该等输入/输出资料线对群组;至少一个冗余资料滙流排线对;多个感测缓冲器群组,包括第一和第二感测缓冲器群组各别地对应于该等第一和第二资料滙流排线对群组,每一个第一和第二感测缓冲器群组包括多个感测缓冲器,每一个被连接在该等资料滙流排线对中之一对应者间,用以接收一个遮罩信号;连接在该冗余资料滙流排线对间的一个冗余感测缓冲器;多个写入放大器群组,包括第一和第二写入放大器群组各别地对应于该等第一和第二资料滙流排缘对群组,每一个该等第一和第二写入放大器群组包括多个写入放大器群组,每一个被连接在该等资料滙流排线对中之一对应者间;连接在该冗余资料滙流排线对间的一个冗余写入放大器;多个冗余移变切换器群组,包括第一和第二冗余移变切换器群组连接该等第一和第二输入/输出资料线对群组至该等第一和第二资料滙流排线对群组及该冗余资料滙流排线对,其中该等冗余移变切换器群组被配置得比该等感测缓冲器和写入放大器更靠近该等输入/输出资料线对,每一个该等第一和第二冗余移变切换器群组包括多个冗余移变切换器群组,每一个被连接在该等资料滙流排线对中之一对应者或该冗余资料滙流排线对;及一遮罩信号切换电路,用来接收该遮罩信号,并把一切换信号提供至对应于该第二资料滙流排线对群组中连接至该第一冗余移变切换器群组中之一冗余移变切换器之一资料滙流排线对的该等写入放大器和感测缓冲器中之至少一个。15.依据申请专利范围第14项的半导体记忆体装置,其中当在该第一资料滙流排线对群组中之任一资料滙流排线对出现一缺陷时,该第一冗余移变切换器群组把该第一输入/输出资料线对群组中之一输入/输出资料线对与该第二资料滙流排线对群组中之一资料滙流排线对连接,且该遮罩信号切换电路把用于该第一感测缓冲器群的遮罩信号提供至对应于该第二资料滙流排线对群组中之该一资料滙流排线对的感测缓冲器。16.一种半导体记忆体装置,包含:包括第一和第二遮罩群组的多个遮罩群组;该等第一和第二遮罩群组各包括:多个输入/输出资料线对;多个资料滙流排线对,对应于该等输入/输出资料线对;一冗余资料滙流排线对;多个感测缓冲器,各连接于该等资料滙流排线对中之一对应者间和该冗余资料滙流排线对间,用以接收一遮罩信号;多个写入放大器,各连接于该等资料滙流排线对中之一对应者间和该冗余资料滙流排线对间;及多个冗余移变切换器,各把该等输入/输出资料线对中之一对应去连接至该等资料滙流排线对中之一对应者或连接至该冗余资料滙流排线对,其中该等冗余移变切换器被配置得比该等感测缓冲器和写入放大器更靠近该等输入/输出资料线对。17.依据申请专利范围第16项的半导体记忆体装置,其中该第一遮罩群组之感测缓冲器被一第一遮罩信号所控制,而该第二遮罩群组之感测缓冲器被一第二遮罩信号所控制。图式简单说明:第一图系显示一习用SDRAM之一冗余单元的主要部分之一电路图;第二图系显示根据本发明之第一实施例的一SDRAM之一冗余单元的主要部分之一结构方块图;第三图系显示第二图之冗余单元的移变切换器之电路图;第四图系显示第二图之冗余单元的一冗余控制信号产生电路之一电路图;第五图系显示根据本发明之第二实施例的一SDRAM之一冗余单元的主要部分之一结构方块图;第六图系显示第五图之冗余单元的一遮罩信号切换电路之一结构图;及第七图系显示根据本发明之第三实施例的一SDRAM之一冗余单元的主要部分之一结构方块图。 |
