| 发明名称 |
METHOD AND ARRANGEMENT FOR VERIFYING THE LAYOUT OF AN INTEGRATED CIRCUIT WITH THE AID OF A COMPUTER AND USE THEREOF IN THE PRODUCTION OF AN INTEGRATED CIRCUIT |
| 摘要 |
|
| 申请公布号 |
EP1141867(A2) |
申请公布日期 |
2001.10.10 |
| 申请号 |
EP20000904820 |
申请日期 |
2000.01.03 |
| 申请人 |
INFINEON TECHNOLOGIES AG |
发明人 |
REIN, ACHIM;FRERICHS, MARTIN |
| 分类号 |
G06F17/50;H01L21/82;(IPC1-7):G06F17/50 |
主分类号 |
G06F17/50 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
