发明名称 堆叠闸极RF电晶体之自对准制程
摘要 本发明包含形成第一介电层于元件之上,第一介电层包含一突起结构位于元件之上,接着形成一硬式罩幕层于第一介电层之上。再以化学机械研磨研磨突起结构并停止于硬式罩幕,形成自对准窗口暴露出第一介电层。接续形成第二介电层于硬式罩幕层之上,之后蚀刻第一以及第二介电层以形成接触窗于其中,以利于与元件连接。形成光阻于第二介电层之上,用以暴露出位于元件上方之第二介电层。之后,蚀刻第二介电层以利于形成做为堆叠闸极之区域,以硬式罩幕层做为蚀刻阻障,蚀刻第一介电层用以形成自对准接触窗于其中。接着,去除该光阻再回填导电材质于接触窗、形成堆叠闸极之区域以及自对准接触窗之中,其中所形成堆叠闸极包含较大之接触面用以降低电阻。
申请公布号 TW457570 申请公布日期 2001.10.01
申请号 TW089127288 申请日期 2000.12.19
申请人 台湾积体电路制造股份有限公司 发明人 蔡肇杰;张家龙;张瑞裕;王是琦
分类号 H01L21/28 主分类号 H01L21/28
代理机构 代理人 李长铭 台北巿中山区南京东路二段二十一巷八号二楼
主权项 1.一种堆叠闸极之自对准制程,该堆叠闸极之自对准制程包含:形成第一介电层于元件之上,该第一介电层包含一突起结构位于该元件之上;形成一硬式罩幕层于该第一介电层之上;去除该突起结构并停止于该硬式罩幕层,形成自对准窗口暴露出该第一介电层;形成第二介电层于该硬式罩幕层之上;蚀刻该第一以及该第二介电层以形成接触窗于其中,以利于与该元件连接;形成光阻于该第二介电层之上,用以暴路由位于该元件上方之第二介电层;蚀刻该第二介电层以利于形成做为堆叠闸极之区域;以该硬式罩幕层做为蚀刻阻障,蚀刻该第一介电层用以形成自对准接触窗于其中;去除该光阻;及回填导电材质于该接触窗、该形成堆叠闸极之区域以及该自对准接触窗之中,其中所形成堆叠闸极包含较大之接触面用以降低电阻。2.如申请专利范围第1项之堆叠闸极之自对准制程,其中上述之第一介电层包含氧化层。3.如申请专利范围第1项之堆叠闸极之自对准制程,其中上述之第二介电层包含氧化层。4.如申请专利范围第1项之堆叠闸极之自对准制程,其中上述之硬式罩幕包含氮化层。5.如申请专利范围第4项之堆叠闸极之自对准制程,其中上述之氮化矽层为利用低压化学气相沈积法(Low Pressure Chemical Vapor Deposition;LPCVD)、电浆增强式化学气相沈积法(Plasma Enhance Chemical Vapor Deposition;PECVD)或高密度电浆化学气相沈积法(High DensityPlasma Chemical Vapor Deposition;HDPCVD)形成。6.如申请专利范围第5项之堆叠闸极之自对准制程,其中上述之反应气体为SiH4.NH3.N2.N2O。7.如申请专利范围第5项之堆叠闸极之自对准制程,其中上述之反应气体为SiH2Cl2.NH3.N2.N2O。8.如申请专利范围第1项之堆叠闸极之自对准制程,其中上述之导电材质之形成方法包含导电栓制程。9.如申请专利范围第1项之堆叠闸极之自对准制程,其中上述之导电栓制程包含钨栓制程。10.如申请专利范围第1项之堆叠闸极之自对准制程,其中上述之第一介电层厚度约为2500-3000埃之间。11.如申请专利范围第1项之堆叠闸极之自对准制程,其中上述之第二介电层厚度约为2000-2500埃之间。12.如申请专利范围第1项之堆叠闸极之自对准制程,其中上述之硬式罩幕层系以化学机械研磨技术移除。13.一种堆叠闸极之自对准制程,提供包含具有一般电晶体区域以及RF电晶体区域之晶圆,该堆叠闸极之自对准制程包含:形成第一介电层于一般电晶体区域以及RF电晶体区域之上,该第一介电层包含一突起结构位于一般电晶体以及RF电晶体之上;形成一硬式罩幕层于该第一介电层之上;以化学机械研磨研磨该突起结构并停止于该硬式罩幕,形成自对准窗口暴露出该第一介电层;形成第二介电层于该硬式罩幕层之上;蚀刻该第一以及该第二介电层以形成接触窗于其中,以利于与该一般电晶体以及RF电晶体连接;形成光阻于该第二介电层之上,用以暴露出位于该RF电晶体闸极上方之第二介电层;蚀刻该第二介电层以利于形成做为该RF电晶体之堆叠闸极之区域;以该硬式罩幕层做为蚀刻阻障,蚀刻该第一介电层用以形成自对准接触窗于其中;去除该光阻;及回填导电材质于该接触窗、该形成堆叠闸极之区域以及该自对准接触窗之中,其中所形成堆叠闸极包含较大之接触面用以降低电阻。14.如申请专利范围第13项之堆叠闸极之自对准制程,其中上述之第一介电层包含氧化层。15.如申请专利范围第13项之堆叠闸极之自对准制程,其中上述之第二介电层包含氧化层。16.如申请专利范围第13项之堆叠闸极之自对准制程,其中上述之硬式罩幕包含氮化层。17.如申请专利范围第16项之堆叠闸极之自对准制程,其中上述之氮化矽层为利用低压仁学气相沈积法(Low Pressure Chemical Vapor Deposition;LPCVD)、电浆增强式化学气相沈积法(Plasma Enhance Chemical VaporDeposition;PECVD)或高密度电浆化学气相沈积法(HighDenshy Plasma Chemical Vapor Deposition;HDPCVD)形成。18.如申请专利范围第17项之堆叠闸极之自对准制程,其中上述之反应气体为SiH4.NH3.N2.N2O。19.如申请专利范围第17项之堆叠闸极之自对准制程,其中上述之反应气体为SiH2Cl2.NH3.N2.N2O。20.如申请专利范围第13项之堆叠闸极之自对准制程,其中上述之导电材质之形成方法包含导电栓制程。21.如申请专利范围第13项之堆叠闸极之自对准制程,其中上述之导电栓制程包含钨栓制程。22.如申请专利范围第13项之堆叠闸极之自对准制程,其中上述之第一介电层厚度约为2500-3000埃之间。23.如申请专利范围第13项之堆叠闸极之自对准制程,其中上述之第二介电层厚度约为2000-2500埃之间。图式简单说明:第一图为传统金氧半电晶体之截面图。第二图为传统金氧半电晶体之俯视图。第三图所示为本发明形成第一介电层以及硬式罩幕之半导体晶圆截面图。第四图所示为本发明执行化学机械研磨后之半导体晶圆截面图。第五图所示为本发明形成第二介电层之半导体晶圆截面图。第六图所示为本发明形成接触窗之半导体晶圆截面图。第七图所示为本发明形成堆叠闸极之半导体晶圆截面图。第八图所示为本发明形成导电图案之半导体晶圆截面图。第九图所示为本发明之俯视图。
地址 新竹科学工业园区园区三路一二一号