| 主权项 |
1.一种沟槽式功率金氧半场效应电晶体(Trench PowerMOSFET)之闸极氧化层的制造方法,其包含下列步骤:a)提供一矽基板;b)形成一罩幕层(Mask Layer)于该矽基板上方;c)去除部分该罩幕层,以暴露出该矽基板部分区域;d)去除该矽基板部分区域,以形成一沟槽;e)去除该罩幕层,以暴露出该矽基板与该沟槽;f)以热氧化法(Thermal Oxidation)于1150-1300℃、20-60min形成一厚度1100-1500A牺牲氧化层(Sacrificial Oxide Layer)于该矽基板上方与该沟槽侧壁与底部;g)去除该牺牲氧化层,以暴露出该矽基板与该沟槽,以及h)形成一闸极氧化层于该矽基板上方与该沟槽侧壁与底部,俾以完成该闸极氧化层的制造方法。2.如申请专利范围第1项所述之方法,其中该沟槽式功率金氧半场效应电晶体(Trench Power MOSFET)系为沟槽式扩散型金氧半场效应电晶体(Trench DMOSFET)。3.如申请专利范围第1项所述之方法,其中该罩幕层系为一氧化层。4.如申请专利范围第1项所述之方法,其中该罩幕层系为一氮化矽层。5.如申请专利范围第1项所述之方法,其中该步骤(b)之形成该罩幕层之方法系可由一化学气相沈积法(Chemical VaporDeposition,CVD)为之。6.如申请专利范围第1项所述之方法,其中该步骤(c)系可由一光学微影技术(Photolithography)与一乾蚀刻法(Dry Etching)为之。7.如申请专利范围第1项所述之方法,其中该步骤(d)之去除该矽基板部分区域之方法系可由一乾蚀刻法(Dry Etching)为之。8.如申请专利范围第1项所述之方法,其中该步骤(e)之去除该罩幕层之方法系可由一湿蚀刻法(Wet Etching)为之。9.如申请专利范围第1项所述之方法,其中该步骤(g)之去除该牺牲氧化层之方法系可由一湿蚀刻法(Wet Etching)为之。10.如申请专利范围第1项所述之方法,其中该步骤(h)之形成该闸极氧化层之方法系可由一热氧化法(ThermalOxidation)为之。11.一种沟槽式功率金氧半场效应电晶体(Trench Power MOSFET)之闸极氧化层的制造方法,系可应用于一矽基板上方具有暴露出该矽基板部分区域之罩幕层,其包含下列步骤:a)去除该矽基板部分区域,以形成一沟槽;b)去除该罩幕层,以暴露出该矽基板与该沟槽;c)以热氧化法(Thermal Oxidation)于1150-1300℃、20-60min形成一厚度1100-1500A牺牲氧化层于该矽基板上方与该沟槽侧壁与底部;d)去除该牺牲氧化层,以暴露出该矽基板与该沟槽;以及e)形成一闸极氧化层于该矽基板上方与该沟槽侧壁与底部,俾以完成该闸极氧化层的制造方法。12.如申请专利范围第11项所述之方法,其中该沟槽式功率金氧半场效应电晶体(Trench Power MOSFET)系为沟槽式扩散型金氧半场效应电晶体(Trench DMOSFET)。13.如申请专利范围第11项所述之方法,其中该罩幕层系为一氧化层。14.如申请专利范围第11项所述之方法,其中该罩幕层系为一氮化矽层。15.如申请专利范围第11项所述之方法,其中该步骤(a)之去除该矽基板部分区域之方法系可由一乾蚀刻法(DryEtching)为之。16.如申请专利范围第11项所述之方法,其中该步骤(b)之去除该罩幕层之方法系可由一湿蚀刻法(Wet Etching)为之。17.如申请专利范围第11项所述之方法,其中该步骤(d)之去除该牺牲氧化层之方法系可由一湿蚀刻法(Wet Etching)为之。18.如申请专利范围第11项所述之方法,其中该步骤(e)之形成该闸极氧化层之方法系可由一热氧化法(ThermalOxidation)为之。图式简单说明:第一图:习知制作闸极氧化层之制程流程示意图;第二图:本案制作闸极氧化层之制程流程示意图;以及第三图:习知与本案闸极崩溃电压比较图。 |
