发明名称 具有由重新分配层互连的多个半导体元件之半导体装置
摘要 多数之半导体晶片并合于一单件封装体内以实质增加该半导体装置之安装区域,而使得该半导体装置可设置有该凸出电极,而该凸出电极则具有一可藉由传统之表面安装技术而使该半导体装置被安装的结构。一重新分配层系互连且整合固持该多数之半导体元件。多数之凸出电极系设置在该重新分配层上以用于表面安装。多数之半导体元件系被调整为不同的种类以使得该多数之不同种类的半导体元件可一起提供一完整的功能。该多数之半导体元件系被调整为相同的种类以减少一整体之半导体晶片的安装区域。
申请公布号 TW455962 申请公布日期 2001.09.21
申请号 TW089110485 申请日期 2000.05.30
申请人 富士通股份有限公司 发明人 爱场喜孝;佐藤光孝;滨野寿夫
分类号 H01L21/60 主分类号 H01L21/60
代理机构 代理人 恽轶群 台北巿南京东路三段二四八号七楼;陈文郎 台北巿南京东路三段二四八号七楼
主权项 1.一种半导体装置,其包含:多数个不同种类之半导体元件,其整体提供一完全之功能;一互连且整合固持住该多个不同种类之半导体元件之重新分配层,以使得该等多个不同种类之半导体元件一起提供该完整的功能;以及多个设置在该重新分配层上以用于表面安装的凸出电极。2.如申请专利范围第1项之半导体装置,其中该多数不同种类之半导体元件的至少一个系被堆叠于多个不同种类之半导体元件的另一个上。3.如申请专利范围第2项之半导体装置,其中该多数不同种类之半导体元件之一系排列于该重新分配层上;该重新分配层以及该多数不同种类之半导体元件之一系藉由另一重新分配层而连接;以及该凸出电极系设置于该另一重新分配层上。4.如申请专利范围第1项之半导体装置,其中该多数不同种类之半导体元件系被排列,以使得可减少一由该多数不同种类之半导体元件所耦合的区域。5.如申请专利范围第1项之半导体装置,其中该多数不同种类之半导体元件系藉由一黏片而附着于一金属板上。6.一种半导体装置,其包含:多个相同种类之半导体元件;一互连且整合固持住该多个相同种类之半导体元件之重新分配层;以及多个设置于该重新分配层上而用于表面安装之凸出电极。7.如申请专利范围第6项之半导体装置,其中该多数相同种类之半导体元件系形成于相同之晶圆上,且单匹式地自该晶圆切割出来。8.如申请专利范围第6项之半导体装置,其中该多数相同种类之半导体元件系藉由一黏片而附着于一金属板上。9.一种半导体装置,其包含:多数个不同种类之半导体元件与多数个相同种类之半导体元件,以整体提供一之完全功能;一互连且整合固定住该多数个不同种类之半导体元件与多数个相同种类之半导体元件的重新分配层,以使得该多数个不同种类之半导体元件与多数个相同种类之半导体元件一起提供该完整的功能;以及多个设置在该重新分配层上之用于表面安装的凸出电极。10.一种半导体装置的制造方法,其包含下列步骤:将多数之半导体元件彼此临近地排列;于该整体之多数半导体元件上形成一重新分配层,以互连且整合固持该多数之半导体元件;以及于该重新分配层上形成多数之凸出电极以用于表面安装。11.一种半导体装置的制造方法,其包含下列步骤:于一晶圆上形成多数个半导体元件;于该晶圆上形成一重新分配层,以电气互连一预定数目之半导体元件;单匹式地将该预定数目之半导体元件自该晶圆切割出来;以及于该重新分配层上形成多数个凸出电极以用于表面安装。12.一种半导体装置的制造方法,其包含下列步骤:将一第一半导体元件置放于一第二半导体元件之电极表面上,且将该第一半导体元件固定至该第二半导体元件,该第一半导体元件系小于该第二半导体元件;于该第一及第二半导体元件上形成一重新分配层,以电气互连该第一及第二半导体元件;以及于该重新分配层上形成多数之凸出电极以用于表面安装。图式简单说明:第一图A、第一图B、第一图C、及第一图D系举例说明解释本发明之第一具体实施例之半导体装置的制造方法;第二图A及第二图B系举例说明解释于本发明之第一具体实施例之半导体装置中,多数之半导体晶片的配制;第三图A及第三图B系举例说明本发明之第一具体实施例之半导体装置于铜柱被形成时的状态;第四图A及第四图B系举例说明本发明之第一具体实施例之半导体装置于铜柱及该半导体晶片被密封时的状态;第五图A及第五图B系举例说明本发明之第一具体实施例之半导体装置形成一重新分配层时的状态;第六图A及第六图B系举例说明本发明之第一具体实施例之半导体装置中,该铜柱形成于该重新分配层上的状态;第七图A及第七图B系举例说明本发明之第一具体实施例之半导体装置中,焊料球形成于该铜柱上时的状态;第八图A、第八图B、及第八图C系举例说明解释于本发明之第二具体实施例之半导体装置中,多数之半导体晶片的配制;第九图A、第九图B、及第九图C系举例说明解释本发明之第二具体实施例之半导体装置之制造的方法;第十图系为一具有多数记忆体晶片之记忆体模组的平面图;第十一图A系为本发明之第二具体实施例之具有一记忆体装置之记忆体模组的平面图;第十一图B系为本发明之第二具体实施例之具有多数个记忆体装置之记忆体模组的平面图;第十二图系为一具有多数相同种类之半导体晶片与多数个不同种类之半导体晶片之半导体装置的说明;第十三图系举例说明解释堆叠半导体晶片的方法以制造一如本发明之第三具体实施例的半导体装置;第十四图A及第十四图B系举例说明本发明之第三具体实施例之半导体装置于铜柱形成及密封时的状态;第十五图A及第十五图B系举例说明本发明之第三具体实施例之半导体装置于该密封树脂表面被抛光的状态;第十六图A及第十六图B系举例说明本发明之第三具体实施例之半导体装置中,焊料球形成于该铜柱上时的状态;第十七图A及第十七图B系举例说明解释在一晶圆状态下,于一半导体晶片上堆叠一半导体晶片的制程;第十八图系举例说明本发明之第三具体实施例之半导体装置之焊料球形成时的状态;第十九图系举例说明本发明之第四具体实施例之半导体装置;第二十图A、第二十图B、及第二十图C系举例说明解释本发明之第四具体实施例之半导体装置的层状结构。
地址 日本