| 主权项 |
1.一种半导体装置之制造方法,在覆盖于一半导体基材表面之一绝缘膜中形成一配线用沟槽后,在包含该沟槽在内之该绝缘膜之全部表面上,依次形成第一层及第二层金属膜;再将覆盖在该绝缘膜上方,而形成于该半导体基材表面上之该第一层及该第二层金属膜,依次以一化学机械研磨制程进行研磨,以形成一埋入配线;该半导体装置之制造方法包括下列步骤:第一研磨步骤,供给一研磨液至一研磨平台上,并利用一弹性变形较大之第一弹性体推压该半导体基材之表面,迫使其表面与该研磨平台接触,而研磨该第二层金属膜;及第二研磨步骤,供给一研磨液至一研磨平台上,并利用一弹性变形较小之第一弹性体推压该半导体基材之表面,迫使其表面与该研磨平台接触,而研磨该第一层金属膜。2.一种半导体装置之制造方法,在覆盖于一半导体基材表面之一绝缘膜间,形成一配线用沟槽后,在包含该沟槽在内之该绝缘膜之全部表面上,依次形成第一层及第二层金属膜;再将覆盖在该绝缘膜上方;而形成于该半导体基材表面上之该第一层及该第二层金属膜,依次以一化学机械研磨制程进行研磨,以形成一埋入配线;形成该半导体装置之该方法包括下列步骤:第一研磨步骤,供给一研磨液至一研磨平台上,并利用具有一弹性变形较大之第一弹性体之第一加压装置推压该半导体基材之表面,迫使其表面与该研磨平台接触,而研磨该第二层金属膜;及第二研磨步骤,供给一研磨液至一研磨平台上,并利用具有一弹性变形较小之第二弹性体之第二加压装置推压该半导体基材之表面,迫使其表面与该研磨平台接触,而研磨该第一层金属膜。3.根据申请专利范围第1项之半导体装置之制造方法,其中该第一研磨步骤之研磨方式系依如下方式进行:在其研磨过程结束时,仍在该半导体基材之该表面上仍余留部份厚度之该第二层金属膜。4.根据申请专利范围第1项之半导体装置之制造方法,其中该研磨液是同时使用在该第一研磨步骤及该第二研磨步骤中。5.根据申请专利范围第1项之半导体装置之制造方法,其中该第二研磨步骤所使用之该研磨液,与该第一研磨步骤中所使用的互异。6.根据申请专利范围第1项之半导体装置之制造方法,其中该配线用之该沟槽是由下面之结构所构成:一深度达于该绝缘膜一半厚度之沟槽;以及,一介层洞,形成该绝缘膜之一贯通孔,该贯通孔垂直于该半导体基材之表面而延伸。7.根据申请专利范围第1项之半导体装置之制造方法,其中该第一层金属膜是由能够构成一阻障金属膜之阻障性金属所构成;同时,该第二层金属膜是以铜或铜合金所构成。8.根据申请专利范围第1项之半导体装置之制造方法,其中该阻障性金属是钽或氮化钽。9.根据申请专利范围第2项之半导体装置之制造方法,其中该第一研磨步骤系依如下方式进行:在其研磨过程结束时,仍在该半导体基材之该表面上,余留部份厚度之该第二层金属膜。10.根据申请专利范围第2项之半导体装置之制造方法,其中该研磨液是同时使用在该第一研磨步骤及该第二研磨步骤中。11.根据申请专利范围第2项之半导体装置之制造方法,其中该第二研磨步骤所使用之该研磨液,与该第一研磨步骤中所使用的互异。12.根据申请专利范围第2项之半导体装置之制造方法,其中该配线用之该沟槽是由下面之结构所构成:一深度达于该绝缘膜一半厚度之沟槽;以及,一介层洞,形成该绝缘膜之一贯通孔,该贯通孔垂直于该半导体基材之表面而延伸。13.根据申请专利范围第2项之半导体装置之制造方法,其中该第一层金属膜是由能够构成一阻障金属膜之阻障性金属所构成;同时,该第二层金属膜是以铜或铜合金所构成。14.根据申请专利范围第2项之半导体装置之制造方法,其中该阻障性金属是钽或氮化钽。15.一种化学机械研磨设备,此设备具有一研磨平台,用以对覆盖于包含一配线用沟槽之一绝缘膜上方,而形成在一半导体基材表面上之第二层及第一层金属膜依次进行研磨;其中,该第一层及该第二层金属膜是依次地覆盖在该绝缘膜上方,以形成至该半导体基材之全部表面上;而该化学机械研磨设备至少具有:第一加压装置,具有一弹性变形较大之第一弹性体,该第一弹性体是在进行该第二层金属膜之研磨步骤时,用以迫使该半导体基材之表面与该研磨平台接触;及第二加压装置,具有一弹性变形较小之第二弹性体,该第二弹性体是在进行该第一层金属膜之研磨步骤时,用以对该半导体基材之背面施压。16.根据申请专利范围第15项之化学机械研磨设备,其中具有较大之弹性变形之该第一弹性体,是由一装满压缩流体之空气囊所构成。17.根据申请专利范围第15项之化学机械研磨设备,其中具有较大之弹性变形之该第一弹性体,是由一固定在该研磨平台表面之橡胶材料所构成。18.根据申请专利范围第15项之化学机械研磨设备,其中具有较小之弹性变形之第二弹性体,是由一金属板所构成。图式简单说明:第一图A为一个具有一层绝缘膜之矽基材之剖面图,显示本发明第一实施例之半导体装置制造过程之第一步骤;第一图B为一个再镀上一层阻障金属膜之矽基材之剖面图,显示第一实施例之制程之第二步骤:第一图C为一个再镀上一层铜膜之矽基材之剖面图,显示第一实施例之制程之第三步骤:第二图A为一个铜膜已研磨完成之矽基材之剖面图,显示第一实施例之制程之第四步骤;第二图B为一个阻障金属膜已研磨完成之矽基材之剖面图,显示第一实施例之制程之第五步骤;第三图A为一个只磨除部份铜膜之矽基材之剖面图,显示本发明第二实施例之制程之第一步骤;第三图B为一个矽基材之剖面图,显示本发明第二实施例之制程之第二步骤;第四图为本发明之半导体装置制造过程所使用之第一CMP装置之剖面图;第五图为本发明之半导体装置制造过程所使用之第二CMP装置之剖面图;第六图为本发明第三实施例所使用之第一CMP装置之剖面图;第七图为一个矽基材之剖面图,显示前述相关技术中所提及之一典型之金属镶嵌法结构(damascenestructure);第八图A为一个具有一层绝缘膜之矽基材之剖面图,显示一习用之半导体装置制造过程之第一步骤:第八图B为一个具有一层阻障金属膜及一层铜膜之矽基材之剖面图,显示一习用制程之第三步骤;第八图C为一个铜膜已研磨完成之矽基材之剖面图,显示一习用制程之第三步骤;第九图为一习用半导体装置制造过程所使用之CMP装置之剖面图,显示其中具有一空气囊;第十图为一习用制程中所使用之CMP装置之剖面图,显示其中具有一金属板;第十一图为一个由习用制程所形成之半导体装置之剖面图,显示此半导体装置具有一盘形缺陷的问题(dishing problem);及第十二图为一个由习用制程所形成之半导体装置之剖面图,显示此半导体装置具有被侵蚀的问题。 |
