| 主权项 |
1.一种积体电路,包括: 一微控制器; 一遮罩规划的唯读记忆体,用以储存控制该微控制 器的指令; 至少一个与该微控制器一起使用的功能; 复数个组件,适合控制该至少一个功能的参数;以 及 可规划的熔丝阵列,包括复数个熔丝链,该复数个 熔丝链中至少某些被架构,用以决定该复数个组件 中用那一些用来控制该至少一个功能的参数。2. 如申请专利范围第1项的积体电路,其中该至少一 个功能是振荡器,该参数是频率,以及该复数个组 件是电容器。3.如申请专利范围第1项的积体电路, 其中该至少一个功能是振荡器,该参数是频率,以 及该复数个组件是电阻器。4.如申请专利范围第1 项的积体电路,其中该至少一个功能是振荡器,该 参数是频率,以及该复数个组件是电流源。5.如申 请专利范围第1项的积体电路,其中该至少一个功 能是运算放大器,该参数是增益,以及该复数个组 件是回授电阻器。6.如申请专利范围第1项的积体 电路,其中该至少一个功能是运算放大器,该参数 是频率响应,以及该复数个组件是回授电阻器与电 容器。7.如申请专利范围第1项的积体电路,其中该 至少一个功能是运算放大器,该参数是输入补偿, 以及该复数个组件是电流源。8.如申请专利范围 第1项的积体电路,其中该至少一个功能是运算放 大器,该参数是输入补偿,以及该复数个组件是电 压源。9.如申请专利范围第1项的积体电路,其中该 至少一个功能是单稳计时器,该参数是持续时间, 以及该复数个组件是电阻器。10.如申请专利范围 第1项的积体电路,其中该至少一个功能是单稳计 时器,该参数是持续时间,以及该复数个组件是电 容器。11.如申请专利范围第1项的积体电路,其中 该至少一个功能是类比到数位转换器,该参数是输 入电压补偿,以及该复数个组件是电流源。12.如申 请专利范围第1项的积体电路,其中该至少一个功 能是类比到数位转换器,该参数是输入电压范围, 以及该复数个组件是电压参考。13.如申请专利范 围第1项的积体电路,其中该至少一个功能是数位 到类比转换器,该参数是输出电压范围,以及该复 数个组件是电压参考。14.如申请专利范围第1项的 积体电路,其中该至少一个功能是数位列类比转换 器,该参数是输出电压范围,以及该复数个组件是 电阻器。15.如申请专利范围第1项的积体电路,其 中该至少一个功能是温度换能器放大器,该参数是 刻度,以及该复数个组件是电阻器。16.如申请专利 范围第1项的积体电路,其中该至少一个功能是压 力换能器放大器,该参数是补偿与增益,以及该复 数个组件是电阻器。17.如申请专利范围第1项的积 体电路,其中该微控制器的架构是复杂指令组。18. 如申请专利范围第1项的积体电路,其中该微控制 器的架构是一个复杂指令组。19.如申请专利范围 第1项的积体电路,其中该微控制器的架构是一个 简化指令组。20.如申请专利范围第1项的积体电路 ,其中该复数个组件是选择自电阻器、电容器、电 感器、电压源、电流源、电压参考、电流参考以 及电晶体大小。21.如申请专利范围第1项的积体电 路,其中该参数是选择自电压增益、电流增益、频 率、频率响应、输入电压补偿、输出电压补偿、 输入电流补偿、输出电流补偿、带通中心频率、 带宽、高通频率、低通频率、相移、时间延迟、 时间间隔及脉冲占空因数。22.如申请专利范围第1 项的积体电路,其中该复数个熔丝链是金属熔丝链 。23.如申请专利范围第1项的积体电路,其中该复 数个熔丝链是复矽熔丝链。24.如申请专利范围第1 项的积体电路,进一步包括: 复数个多工器,该复数个多工器每一个都具有一输 出、第一及第二输入、以及用以选择第一或第二 输入连接到输出的控制输入; 该复数个多工器的输出用来决定使用该复数个组 件中那一些来控制该至少一个功能的参数; 第一输入适合连接到测试系统,该系统选择该复数 个组件中那一些用来校准该参数;以及 第二输入连接到该可规划熔丝阵列; 其中,当控制输入选择该复数个多工器的第一输入 时,开始以测试系统的校准値校准该参数,接着测 试系统的校准値被储存到该可规划的熔丝阵列,以 及,控制输入选择该复数个多工器的第二输入,以 便保持该参数的校准値。25.如申请专利范围第1项 的积体电路,进一步包括: 复数个锁存暂存器连接到该可规划熔丝阵列; 逻辑,用以读取该可规划熔丝阵列的内容,并将内 容储存到该复数个锁存暂存器中;以及 该复数个锁存暂存器的输出适合决定使用该复数 个组件中的那一些来控制该至少一个功能的参数 。26.一种调整积体电路内之功能之参数的方法,该 方法包括: 藉选择积体电路上用来控制功能之参数的组件,将 积体电路之功能的参考调整到所要的校准値; 将代表被选组件的逻辑模式储存到包括复数个熔 丝链的可规划熔丝阵列中;以及 以储存在可规划熔丝阵列中的逻辑模式控制组件 的选择,以便保持所要的参数校准値。27.如申请专 利范围第26项的方法,其中将代表所选组件的逻辑 模式储存到可规划熔丝阵列中的步骤,包拈将复数 个熔丝链中所选熔丝链熔断的步骤。28.如申请专 利范围第26项的方法,进一步包括从测试系统选择 一校准输入,以便决定要储存到可规划熔丝阵列中 之逻辑模式的步骤。29.如申请专利范围第26项的 方法,进一步包括将可规划熔丝阵列中的逻辑模式 储存到锁存暂存器以便节省积体电路内之电力的 步骤。30.一种电子系统,具有至少一个积体电路, 该系统包括: 在积体电路上的微控制器; 在积体电路上以遮罩规划的唯读记忆体,该遮罩规 划的唯读记忆体储存控制该微控制器的指令; 在积体电路上的至少一个功能,该至少一个功能与 该微控制器共同使用; 在积体电路上的复数个组件,该复数个组件适合控 制该至少一个功能的参数;以及 在积体电路上的可规划熔丝阵列,该可规划熔丝阵 列包括复数个熔丝链,该复数个熔丝链中至少某些 被架构,以决定使用该复数个组件中的那一些来控 制该至少一个功能的参数。31.如申请专利范围第 30项的电子系统,进一步包括: 复数个多工器,该复数个多工器每一个都具有一输 出、第一及第二输入,以及用以选择将第一或第二 输入连接到输出的控制输入; 该复数个多工器的输出被用来决定使用该复数个 组件中的那一些来控制该至少一个功能的参数; 第一输入适合连接到测试系统,该测试系统选择使 用该复数个组件中的那一些来校准该参数;以及 第二输入连接到该可规划熔丝阵列; 其中,当控制轮入选择该复数个多工器的第一输入 时,开始以测试系统的校准値来校准该参数,接着, 将测试系统的校准値储存到该可规划熔丝阵列中, 以及,控制输入选择该复数个多工器的第二输入, 以便保持该参数的校准値。32.如申请专利范围第 30项的电子系统,进一步包括: 复数个锁存暂存器,连接到该可规划熔丝阵列; 逻辑,用以读取该可规划熔丝阵列的内容,并将内 容储存到该复数个锁存暂存器中;以及 该复数个销存暂存器的输出适合决定使用该复数 个组件中的那一些来控制该至少一个功能的参数 。33.一种电子系统,包括: 在第一积体电路上的微控制器; 在第一积体电路上以遮罩规划的唯读记忆体,储存 控制该微控制器的指令; 在第一积体电路上的至少一个功能,该至少一个功 能与该微控制器共同使用; 在第一积体电路上的复数个组件,该复数个组件适 合控制该至少一个功能的参数;以及 在第二积体电路上的可规划熔丝阵列,该可规划熔 丝阵列包括复数个熔丝链,该复数个熔丝链至少某 些被架构,以决定使用该复数个组件中的那一些来 控制该至少一个功能的参数。图式简单说明: 第一图是时计振荡器功能的概图,它具有复数个用 来调整其参数値的组件; 第二图是本发明实施例的积体电路方块图; 第三图是第二图之部分电路之实施例的概图; 第四图是第二图之部分电路另一实施例的概图; 第五图是本发明另一实施例的方块图。 |
