| 主权项 |
1.一种影像之扩大/缩小电路,将输入于资料输入端子10之数位影像信号在扩大/缩小处理部46予以扩大及/或缩小并予以输出,其特征在于包括:第一选择器30,选择从扩大/缩小步进値输入端子12输入之预先设定之扩大/缩小步进値之加法运算値与减法运算値之任一个;第一D型正反器电路36,将该第一选择器30之输出于预先设定好之扩大或缩小之初期値做加减法运算并予以输出;第二选择器40,选择基于该第一D型正反器电路36之输出之扩大/缩小値之加法运算値与减法运算値之任一个;及第二D型正反器电路44,将该第二选择器40所选择之输出于预先设定好之初期倍率信号做加减法运算并输出到扩大/缩小处理部46。2.如申请专利范围第1项记载之影像之扩大/缩小电路,其中,第一D型正反器电路36与第二D型正反器电路44系可以同步于点信号之每一时脉信号做加减法运算。3.如申请专利范围第1项记载之影像之扩大/缩小电路,其中,于第一选择器30之输入侧,从扩大/缩小步进値输入端子12来直接输入做为扩大/缩小步进値之加法运算値,同时通过于来自扩大/缩小步进値输入端子12之扩大/缩小步进値上乘以-1之乘法电路32而做为减法运算値来输入,并从第一D型正反器电路36以做为扩大/缩小値之加法运算値来直接输入于第二选择器40之输入侧,同时通过于来自第一D型正反器电路36之扩大/缩小步进値上乘以-1之乘法电路38而做为减法运算値来输入。4.如申请专利范围第1项记载之影像之扩大/缩小电路,其中,于第二D型正反器电路44与扩大/缩小处理部46之间,予以介在可根据预先设定好之倍率上限値及/或下限値来限制倍率之倍率上限/下限设定部48。5.一种影像之扩大/缩小电路,将输入于资料输入端子10之数位影像信号在扩大/缩小处理部46H做水平方向之扩大及/或缩小,同时可在扩大/缩小处理部46V做垂直方向之扩大及/或缩小并予以输出;前述水平方向之扩大及/或缩小装置包括:水平方向用第一选择器30H,选择从扩大/缩小步进値输入端子12H输入之预先设定之水平方向之扩大/缩小步进値之加法运算値与减法运算値之任一个;水平方向用第一D型正反器电路36H,将该水平方向用第一选择器30H之输出于预先设定好之水平方向用扩大或缩小之初期値做加减法运算并予以输出;水平方向用第二选择器40H,选择基于该水平方向用第一D型正反器电路36H之输出之扩大/缩小値之加法运算値与减法运算値之任一个;及水平方向用第二D型正反器电路44H,将该水平方向用第二选择器40H所选择之输出于预先设定好之初期倍率信号做加减法运算并输出到前述水平方向用扩大/缩小处理部46H;前述垂直方向之扩大及/或缩小装置包括:垂直下向用第一选择器30V,选择从扩大/缩小步进値输入端子12V输入之预先设定之垂直方向之扩大/缩小步进値之加法运算値与减法运算値之任一个;垂直方向用第一D型正反器电路36V,将该垂直方向用第一选择器30V之输出于预先设定好之垂直方向用扩大或缩小之初期値做加减法运算并予以输出;垂直方向用第二选择器40V,选择基于该垂直方向用第一D型正反器电路36V之输出之扩大/缩小値之加法运算値与减法运算値之任一个;及垂直方向用第二D型正反器电路44V,将该垂直方向用第二选择器40V所选择之输出于预先设定好之初期倍率信号做加减法运算并输出到前述垂直方向用扩大/缩小处理部46V。6.如申请专利范围第5项记载之影像之扩大/缩小电路,其中,在水平方向之第一D型正反器电路36H与第二D型正反器电路44H系可以同步于水平方向之点信号之每一时脉信号做加减法运算,而在垂直方向之第一D型正反器电路36V与第二D型正反器电路44V系可以同步于垂直方向之列信号之每一时脉信号做加减法运算。7.如申请专利范围第5项记载之影像之扩大/缩小电路,其中,从水平用扩大/缩小步进値输入端子12H以做为水平方向之扩大/缩小步进値之加法运算値来直接输入于水平方向用第一选择器30H之输入侧,同时通过于来自该扩大/缩小步进値输入端子12H之水平方向之扩大/缩小步进値上乘以-1之水平方向用乘法电路32H而做为减法运算値来输入,并从水平方向用第一D型正反器电路36H以做为水平方向之扩大/缩小値之加法运算値来直接输入于第二选择器40H之输入侧,同时通过于来自水平方向用第一D型正反器电路36H之水平方向之扩大/缩小步进値上乘以-1之水平方向用乘法电路38H而做为减法运算値来输入;并从该垂直用扩大/缩小步进値输入端子12V以做为垂直方向之扩大/缩小步进値之加法运算値来直接输入于垂直方向用第一选择器30V之输入侧,同时通过于来自该垂直用扩大/缩小步进値输入端子12V之垂直方向之扩大/缩小步进値上乘以-1之垂直方向用乘法电路32V而做为减法运算値来输入,并从垂直方向用第一D型正反器电路36V以做为垂直方向之扩大/缩小値之加法运算値来直接输入于垂直方向用第二选择器40V之输入侧,同时通过于来自垂直方向用第一D型正反器电路36V之垂直方向之扩大/缩小步进値上乘以-1之垂直方向用乘法电路38V而做为减法运算値来输入。8.如申请专利范围第5项记载之影像之扩大/缩小电路,其中,于水平方向用第二D型正反器电路44H与平方向用扩大/缩小处理部46H之间,予以介在可根据预先设定好之水平方向之倍率上限値来限制倍率,并根据设定好之水平方向之倍率下限値来限制倍率之水平方向用倍率上限/下限设定部48H;而于垂直方向用第二D型正反器电路44V与垂直方向用扩大/缩小处理部46V之间,予以介在可根据预先设定好之垂直方向之倍率上限値来限制倍率、并根据设定好之垂直方向之倍率下限値来限制倍率之垂直方向用倍率上限/下限设定部48V。9.一种影像之扩大/缩小电路,将输入于资料输入端子10之数位影像信号在扩大/缩小处理部46予以扩大及/或缩小并予以输出,其特征在于包括:缩小电路部50;扩大电路部51;及第三选择器28,以选择该等缩小电路部50与扩大电路部51之任一个之扩大/缩小倍率来供应至前述扩大/缩小处理部46;前述缩小电路部50包括:第一选择器30R,选择从缩小步进値输入端子52所输入并预先设定好之扩大/缩小步进値之加法运算値与减法运算値之任一个;第一D型正反器电路36R,将该第一选择器30R之输出于预先设定好之扩大或缩小之初期値做加减法运算并输出;第二选择器40R,选择基于该第一D型正反器电路36R之输出之扩大/缩小値之加法运算値与减法运算値之任一个;及第二D型正反器电路44R,将该第二选择器40R所选择之输出于预先设定好之初期倍率信号做加减法运算;前述扩大电路部51包括:第一选择器30E,选择从扩大步进値输入端子53所输入并预先设定好之扩大/缩小步进値之加法运算値与减法运算値之任一个;第一D型正反器电路36E,将该第一选择器30E之输出于预先设定好之扩大或缩小之初期値做加减法运算并输出;第二选择器40E,选择基于该第一D型正反器电路36E之输出之扩大/缩小値之加法运算値与减法运算値之任一个;及第二D型正反器电路44E,将该第二选择器40E所选择之输出于预先设定好之初期倍率信号做加减法运算。10.如申请专利范围第9项记载之影像之扩大/缩小电路,其中,在缩小电路部50之第一D型正反器电路36R与第二D型正反器电路44R、及在扩大电路部51之第一D型正反器电路36E与第二D型正反器电路44E系分别可以同步于点信号之每一时脉信号做加减法运算。11.如申请专利范围第9项记载之影像之扩大/缩小电路,其中,从缩小步进値输入端子52以做为扩大/缩小步进値之加法运算値来直接输入于在缩小电路部50中之第一选择器30R之输入侧,同时通过于来自缩小步进値输入端子52之扩大/缩小步进値上乘以-1之乘法电路32R而做为减法运算値来输入,并从第一D型正反器电路36R以做为扩大/缩小値之加法运算値来直接输入于第二选择器40R之输入侧,同时通过于来自第一D型正反器电路36R之扩大/缩小値上乘以-1之乘法电路38R而做为减法运算値来输入;从扩大步进値输入端子53以做为扩大/缩小步进値之加法运算値来直接输入于在扩大电路部51中之第一选择器30E之输入侧,同时通过于来自扩大步进値输入端子53之扩大/缩小步进値上乘以-1之乘法电路32E而做为减法运算値来输入,并从第一D型正反器电路36E以做为扩大/缩小步进値之加法运算値来直接输入于第二选择器40E之输入侧,同时通过于来自第一D型正反器电路36E之扩大/缩小値上乘以-1之乘法电路38E而做为减法运算値来输入。12.如申请专利范围第9项记载之影像之扩大/缩小电路,其中,于缩小电路部50中之第二D型正反器电路44R与第三选择器28之间,予以介在可根据预先设定好之倍率下限値来限制倍率之倍率下限设定部48R;并于扩大电路部51中之第二D型正反器电路44E与第三选择器28之间,予以介在可根据预先设定好之倍率上限値来限制倍率之倍率上限设定部48E。13.如申请专利范围第9项记载之影像之扩大/缩小电路,其中,于第三选择器28与扩大/缩小处理部46之间,予以介在可根据预先设定好之倍率上限値来限制倍率、并根据设定好之倍率下限値来限制倍率之倍率上限/下限设定部48。14.一种影像之扩大/缩小电路,于资料输入端子10与资料输出端子22之间插入水平扩大/缩小处理部61与垂直扩大/缩小处理部62,而该等水平扩大/缩小处理部61与垂直扩大/缩小处理部62系分别由缩小电路部50与扩大电路部51所构成;前述缩小电路部50包括:第一选择器30R,选择从缩小步进値输入端子52所输入并预先设定好之扩大/缩小步进値之加法运算値与减法运算値之任一个;第一D型正反器电路36R,将该第一选择器30R之输出于预先设定好之扩大或缩小之初期値做加减法运算并输出;第二选择器40R,选择基于该第一D型正反器电路36R之输出之扩大/缩小値之加法运算値与减法运算値之任一个;及第二D型正反器电路44R,将该第二选择器40R所选择之输出于预先设定好之初期倍率信号做加减法运算;前述扩大电路部51包括:第一选择器30E,选择从扩大步进値输入端子53所输入并预先设定好之扩大/缩小步进値之加法运算値与减法运算値之任一个;第一D型正反器电路36E,将该第一选择器30E之输出于预先设定好之扩大或缩小之初期値做加减法运算并输出;第二选择器40E,选择基于该第一D型正反器电路36E之输出之扩大/缩小値之加法运算値与减法运算値之任一个;及第二D型正反器电路44E,将该第二选择器40E所选择之输出于预先设定好之初期倍率信号做加减法运算。15.如申请专利范围第14项记载之影像之扩大/缩小电路,其中,在水平扩大/缩小处理部61中之第一D型正反器电路36R、第二D型正反器电路44R、第一D型正反器电路36E、及第二D型正反器电路44E系可以同步于水平方向之点信号之每一时脉信号做加减法运算;而在垂直扩大/缩小处理部62中之第一D型正反器电路36R、第二D型正反器电路44R、第一D型正反器电路36E、及第二D型正反器电路44E系可以同步于垂直方向之列信号之每一时脉信号做加减法运算。16.如申请专利范围第14项记载之影像之扩大/缩小电路,其中,从缩小步进値输入端子52以做为扩大/缩小步进値之加法运算値来直接输入于第一选择器30R之输入侧,同时通过于来自缩小步进位输入端子52之扩大/缩小步进値上乘以-1之乘法电路32R而做为减法运算値来输入,并从第一D型正反器电路36R以做为扩大/缩小値之加法运算値来直接输入于第二选择器40R之输入侧,同时通过于来自第一D型正反器电路36R之扩大/缩小値上乘以-1之乘法电路38R而做为减法运算値来输入;从扩大步进値输入端子53以做为扩大/缩小步进値之加法运算値来直接输入于第一选择器30E之输入侧,同时通过于来自扩大步进値输入端子53之扩大/缩小步进値上乘以-1之乘法电路32E而做为减法运算値来输入,并从第一D型正反器电路36E以做为扩大/缩小値之加法运算値来直接输入于第二选择器40E之输入侧,同时通过于来自第一D型正反器电路36E之扩大/缩小步进値上乘以-1之乘法电路38E而做为减法运算値来输入。17.如申请专利范围第14项记载之影像之扩大/缩小电路,其中,于第三选择器28与扩大/缩小处理部46之间,予以介在可根据设定好之倍率上限値来限制倍率、并根据设定好之倍率下限値来限制倍率之倍率上限/下限设定部48。18.如申请专利范围第14项记载之影像之扩大/缩小电路,其中,于第二D型正反器电路44R与第三选择器28之间,予以介在可根据设定好之倍率下限値来限制倍率之倍率下限设定部48R;而于第二D型正反器电路44E与第三选择器28之间,予以介在可根据设定好之倍率上限値来限制倍率之倍率上限设定部48E。19.如申请专利范围第14项记载之影像之扩大/缩小电路,其中,于第三选择器28与扩大/缩小处理部46之间,予以介在由根据设定好之倍率上限値来限制倍率上限値之上限値比较器48a、及根据设定好之倍率下限値来限制倍率下限値之下限値比较器48b所构成之倍率上限/下限设定部48。20.一种影像之扩大/缩小电路,将输入于资料输入端子10之数位影像信号在扩大/缩小处理部46予以扩大及/或缩小并予以输出,其特征在于包括:第一选择器30,选择从扩大/缩小步进値输入端子12输入之预先设定之扩大/缩小步进値之加法运算値与减法运算値之任一个;第一D型正反器电路36,将该第一选择器30之输出于预先设定好之扩大或缩小之初期値做加减法运算并予以输出;第二选择器40,选择基于该第一D型正反器电路36之输出之扩大/缩小値之加法运算値与减法运算値之任一个;第二D型正反器电路44,将该第二选择器40所选择之输出于预先设定好之初期倍率信号做加减法运算并输出到前述扩大/缩小处理部46;及正负判断信号产生部25,具有第一变曲点设定信号输入端子26并可连接于前述第一选择器30之前段。21.如申请专利范围第20项记载之影像之扩大/缩小电路,其中,第一变曲点设定信号输入端子26系由可输入设定不同变曲点之信号之一个或复数个所构成。22.一种影像之扩大/缩小电路,将水平扩大/缩小处理部61与垂直扩大/缩小处理部62以串联连接,而该等水平扩大/缩小处理部61与垂直扩大/缩小处理部62系分别将输入于资料输入端子l0之数位影像信号在扩大/缩小处理部46予以扩大及/或缩小并予以输出,其特征在于包括:第一选择器30,选择从扩大/缩小步进値输入端子12输入之预先设定之扩大/缩小步进値之加法运算値与减法运算値之任一个;第一D型正反器电路36,将该第一选择器30之输出于预先设定好之扩大或缩小之初期値做加减法运算并予以输出;第二选择器40,选择基于该第一D型正反器电路36之输出之扩大/缩小値之加法运算値与减法运算値之任一个;第二D型正反器电路44,将该第二选择器40所选择之输出于预先设定好之初期倍率信号做加减法运算并输出到扩大/缩小处理部46;及正负判断信号产生部25,具有第一变曲点设定信号输入端子26并可连接于前述第一选择器30之前段。23.如申请专利范围第20项记载之影像之扩大/缩小电路,其中,于第三选择器28与扩大/缩小处理部46之间,予以介在可根据设定好之倍率上限値来限制倍率、并根据设定好之倍率下限値来限制倍率之倍率上限/下限设定部48。图式简单说明:第一图系显示本发明之影像之扩大/缩小电路之第一实施例之方块图。第二图系显示第一图中之其他例子之方块图。第三图系显示第一图中之各部分之输出値之说明图。第四图系于第一图及第二图中之水平方向做处理时之倍率特性列图。第五图系为了于本发明之第二实施例之水平方向做处理时之方块图。第六图系为了于本发明之第二实施例之垂直方向做处理时之方块图。第七图系于第六图中之垂直方向做处理时之倍率特性列图。第八图系因为显示第二实施例之各部分之输出値,所以(a)系显示在第五图中之水平方向处理方块图之各部分之输出値之说明图,(b)系显示在第六图中之垂直方向处理方块图之各部分之输出値之说明图。第九图系显示本发明之第三实施例之方块图。第十图系显示第九图中之方块图之各部分之输出値之说明图。第十一图系显示第九图中之于水平方向做处理时之倍率特性列图。第十二图系显示本发明之第四实施例之方块图。第十三图系显示本发明之第五实施例之方块图。第十四图系在第十三图中所设定之显示画面之变曲点之说明图。第十五图系在第十三图中于水平方向做处理时之倍率特性列图。第十六图系显示在第十三图中方块图之各部分之输出値之说明图。第十七图系在第十三图之其他例子中于水平方向做处理时之倍率特性列图。第十八图系显示在第十三图之其他例子中之方块图之各部分之输出値之说明图。 |
