| 主权项 |
1.一种唯读记忆体(ROM),包括:一个阵列,该阵列包括多个单元,该等每一个单元适合储存N个位元,且每一个单元有一个运算元件,其大小为2N种之其中一种;一个于运算通讯中具该阵列之电流感测电路,用以感测该阵列该等运算元件中至少一个运算元件的大小,和用以于该等2N种大小种类间辨别,以判定该等多个单元中该等N个位元每一个位元的値;及N为一大于1的整数。2.如申请专利范围第1项之唯读记忆体,其中每一个运算元件包括一个电晶体。3.如申请专利范围第1项之唯读记忆体,其中该电流感测电路包括:一个比较器,包括一第一个转位和多个第二个转位,该等多个第二个转位的每一个转位均输送一个电流;一个参照单元,具有一预先决定的电流等级,该参照单元和该第一个转位通讯;及一个位元线选择器,选择性地可连接至该等第二个转位中至少一个第二个转位。4.如申请专利范围第3项之唯读记忆体,其中该等多个第二个转位包括至少一个转位。5.如申请专利范围第3项之唯读记忆体,其中该一第一个转位包括至少一个电晶体。6.如申请专利范围第3项之唯读记忆体,其中该等每一个第二个转位包括至少一个电晶体。7.如申请专利范围第6项之唯读记忆体,其中该等至少一个电晶体的每一个电晶体和至少一个不同的电晶体连接。8.一个唯读记忆体(ROM)阵列,包括:多个单元,该等每一个单元适合储存N个位元,且每一个单元包含一个运算元件,其大小为2N种之其中一种;及N为一大于1的整数。9.如申请专利范围第8项之唯读记忆体阵列,尚包括:一个于运算通讯中具该阵列之电流感测电路,用以感测该阵列该等运算元件中至少一个运算元件的大小,和用以于该等2N种大小间辨别,以判定该等多个单元中该等N个位元每一个位元的値。10.如申请专利范围第8项之唯读记忆体,其中该等每一个运算元件包括一个电晶体。11.如申请专利范围第9项之唯读记忆体,其中该电流感测电路包括:一个比较器,包括一第一个转位和多个第二个转位,该等多个第二个转位的每一个转位均输送一个电流;一个参照单元,具有一预先决定的电流等级,该参照单元和该第一个转位通讯;及一个位元线选择器,选择性地可连接至该等第二个转位中至少一个第二个转位。12.如申请专利范围第11项之唯读记忆体,其中该等多个第二个转位包括至少一个转位。13.如申请专利范围第12项之唯读记忆体,其中该一第一个转位包括至少一个电晶体。14.如申请专利范围第11项之唯读记忆体,其中该等每一个第二个转位包括至少一个电晶体。15.如申请专利范围第14项之唯读记忆体,其中该等至少一个电晶体的每一个电晶体和至少一个不同的电晶体连接。16.一种用以存取每一单元N位元之唯读记忆体(ROM)之方法,其中N大于1,该方法包括:形成一个阵列,该阵列包括多个单元,该等每一个单元适合储存N个位元,且每一个单元有一个运算元件,其大小为2N种之其中一种;感测该阵列该等运算元件中至少一个运算元件的大小;及于该等2N种大小间辨别,以判定该等多个单元中该等N个位元每一个位元的値。17.如申请专利范围第16项之方法,其中该辨别的步骤包括:递回地将该等2N种大小分割成一较大的一半和一较小的一半;递回地将该较大的一半和该较小的一半中一选取的一半隔离,其中该选取的一半包含该等运算元件中该至少一个运算元件;及其中该递回分割和该递回隔离发生N+1次。18.如申请专利范围第17项之方法,其中该递回隔离的步骤包括递回地测量由该至少一个运算元件的一电压降低,该电压降低代表该较大一半和该较小一半间一中间大小的该等相对大小,且代表该至少一个运算元件。19.如申请专利范围第16项之方法,其中该形成的步骤包括形成一个阵列,该阵列包括多个单元,该等每一个单元适合储存N个位元,且每一个单元有一个电晶体,其大小为2N种之其中一种。图式简单说明:第一图为一先前技艺唯读记忆体(ROM)之概图例证说明;第二图为根据该先前技艺、一ROM阵列该等单元选项之概图例证说明;第三图为根据该先前技艺、一ROM阵列中44 ROM单元之概图例证说明;第四图为根据本发明一较可取体系、该ROM中该等四种不同的阵列单元选项其架构之概图例证说明;第五图为根据本发明一较可取体系,该ROM该等阵列单元其四列和四行的一代表性配置之概图例证说明;第六图为根据本发明一较可取体系,一个用以于每一阵列单元上储存一个以上位元的ROM之概图例证说明;第七图为根据本发明一较可取体系、该ROM电路之概图例证说明;第八图为根据本发明一较可取体系、该用以于大小不同的电晶体间辨别之基本电流反映感测电路之概图例证说明;第九图为根据本发明一较可取体系、该ROM电路一更进一步之概图例证说明,例证说明该记忆体转位的该等组成部分;及第十图为根据本发明一较可取体系、该ROM内该一虚拟选择器电路之概图例证说明;第十一图为根据本发明一较可取体系、作为该ROM一部分的"逻辑控制单元"之概图例证说明;第十二图A-第十二图D,为在3.3伏特、摄氏25度下,该较可取体系的该ROM其一HSpiceTM模拟程式之图形例证说明。 |
