发明名称 矽半导体元件之电极构造及使用它之矽元件之制造方法
摘要 提供一种对于配线基板不必使用搭接线端即可直接连接而连接电阻小且可自由地选择搭接高度的半导体元件之电极,焊料粘附矽元件及其制造方法以及使用焊料粘附矽元件之电路基板。一种焊料粘附矽元件及其制造方法以及焊料粘附矽元件及重叠焊料搭载部彼此间实装焊料被装配线基板的电路基板,其特征为:在矽基板,叠层第1金属层,完全覆盖该金属层地叠层中间金属层,完全覆盖第1金属层及中间金属层地叠层第2金属层,然后以绝缘物覆盖该金表面,再经阻碍,蚀刻而开设该电极表面之所定范围的窗,然后在该半导体元件之窗部分选择性地附与黏接性,在该黏接部附着焊料粉末,该加热熔融者。
申请公布号 TW453137 申请公布日期 2001.09.01
申请号 TW087110259 申请日期 1998.06.25
申请人 昭和电工股份有限公司 发明人 庄司孝志;丈和
分类号 B23K1/00;H05K1/00;H05K3/34 主分类号 B23K1/00
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼
主权项 1.一种矽半导体元件之电极构造,其特征为:在矽半 导体元件,具有在半导体面上与半导体形成欧姆接 触的第1金属层,及对于有机酸比第1金属层有高耐 腐蚀性且焊料湿润性优异的第2金属层,第2金属层 所形成之范围具有圆绕第1金属层且完全地覆盖至 侧面之构造的电极。2.如申请专利范围第1项所述 的矽半导体元件之电极构造,其中,第1金属层由Al, Ti,W或Au中之一种所构成,第2金属层由Cu,Ni或Au(第1 金属层为Au时施以直接叠层时系除外)中之一种所 构成者。3.如申请专利范围第1项或第2项所述的矽 半导体元件之电极构造,其中,在第1金属层与第2金 属层之间插入Ni或Cr (但是第2金属层为Ni时系被限 定于Cr)之中间金属层,且该中间金属层系完全地覆 盖第1金属层。又介经第2金属层完全地覆盖第1金 属层及中间金属层者。4.一种矽半导体元件之电 极构造,属于申请专利范围第1项至第3项中任何一 项所述的矽半导体元件,其特征为:保留电极表面 之所定范围,以绝缘物遮蔽周围者。5.一种焊料粘 附矽元件之制造方法,其特征为:在矽基板,叠层第1 金属层,完全覆盖该金属层地叠层中间金属层,完 全覆盖第1金属层及中间金属层地叠层第2金属层, 然后以绝缘物覆盖该金表面,再经阻碍,蚀刻而开 设该电极表面之所定范围的窗,然后在该半导体元 件之窗部分选择性地附与黏接性,在该黏接部附着 焊料粉末,经加热熔融者。图式简单说明: 第一图系表示使用实施例的具有电极之晶圆测试 基板隆起接点的构造图。
地址 日本