发明名称 EMULATION LOGICIELLE TRANSPARENTE COMME ALTERNATIVE AU BLOCAGE DE BUS MATERIEL
摘要 Un procédé et un dispositif pour émuler un blocage de bus matériel dans un système informatique à architectures multiples comporte un gestionnaire de défaut (50) qui fait l'acquisition d'un sémaphore (56) réservé pour le blocage de bus et d'un sémaphore (58) qui limite l'accès à une table de pages. Le gestionnaire de défaut (50) comporte un module d'émulation (60) qui positionne un bit de mode (59) pour empêcher le blocage de bus et permet une réexécution de l'instruction ayant provoqué une requête du blocage de bus matériel. En utilisant ce procédé, le gestionnaire de défaut (50) assure une interruption minimale du fonctionnement du système informatique en limitant l'accès à la quantité de ressources du système informatique la plus faible.
申请公布号 FR2805371(A1) 申请公布日期 2001.08.24
申请号 FR20000012523 申请日期 2000.10.02
申请人 HEWLETT PACKARD COMPANY 发明人 BROOKS ROBERT J
分类号 G06F9/455;G06F9/46;G06F11/00;G06F12/10;G06F13/36;G06F13/376;H02H3/05;(IPC1-7):G06F13/36 主分类号 G06F9/455
代理机构 代理人
主权项
地址