发明名称 | 延迟型调频解调电路 | ||
摘要 | 本发明延迟型调频解调电路,即使在使用具有比较平缓衰减特性的低通滤波器的情况下也能够充分去除运算输出信号中的高次谐波。该电路具备:在比调频输入信号向正方向偏移最大频率时的信号周期的1/2短的时间内得到延迟时间依序变大的第1~第3信号的第1~第3延迟电路、将输入信号与第1信号相乘的第1乘法电路,以及将第1乘法电路和第2乘法电路的输出信号相加的加法电路。$#! | ||
申请公布号 | CN1070005C | 申请公布日期 | 2001.08.22 |
申请号 | CN96122860.1 | 申请日期 | 1996.10.18 |
申请人 | 东芝株式会社 | 发明人 | 足立道洋 |
分类号 | H03D3/06 | 主分类号 | H03D3/06 |
代理机构 | 上海专利商标事务所 | 代理人 | 沈昭坤 |
主权项 | 1.一种延迟型调频解调电路,其特征在于,具备:得到比输入信号延迟比调频输入信号向正方向偏移最大频率时的信号周期的1/2短的任意时间的第1信号的第1延迟电路、在比所述输入信号向正方向偏移最大频率时的信号周期的1/2短的时间内得到比输入信号延迟长于上述第1信号的延迟时间的任意时间的第2信号的第2延迟电路、在比述输入信号向正方向偏移最大频率时的信号周期的1/2短的时间内得到比输入信号延迟长于所述第2信号的延迟时间的任意时间的第3信号的第3延迟电路、将所述输入信号和所述第1信号相乘的第1乘法电路、所将述第2信号和所述第3信号相乘的第2乘法电路、以及将所述第1乘法电路的输出信号和第2乘法电路的输出信号相加的加法电路,所述第1延迟电路使限幅放大器的输出信号延迟一定的时间,得到第1延迟信号,所述第2延迟电路从第1延迟电路输入第1延迟信号,使其延迟一定的时间,得到第2延迟信号,所述第3延迟电路从第2延迟电路输入第2延迟信号,使其延迟一定的时间,得到第3延迟信号。 | ||
地址 | 日本国神奈川县 |