| 主权项 |
1.一种薄型半导体装置,系包括:具有第一表面及第二表面之半导体晶片;具有第一表面及第二表面之晶片座,其中该半导体晶片之第二表面系接合于该晶片座之第一表面上,且至少在该晶片座之第一表面上供该晶片接合之范围以外之区域或该晶片座之侧表面上形成有接合强化结构;配置于该晶片座周围,并与该晶片之第一表面上之积体电路保有电性连接关系之多数导脚;以及以至少外露出该晶片座之第二表面及该等导脚上与该晶片座之第二表面齐平之表面的方式将该晶片、晶片座、及多数导脚加以包覆之封装胶体。2.如申请专利范围第1项之薄型半导体装置,其中,该等导脚系藉由两端分别被焊设在该晶片之第一表面上以及相对应导脚上之金属导脚,使与该晶片之第一表面上之积体电路产生电性连接关系。3.如申请专利范围第1项之薄型半导体装置,其中,该等导脚系向内侧上方延设置该晶片之第一表面上,再以TAB技术之焊球将该等导脚电性连接至该晶片之第一表面上的积体电路。4.如申请专利范围第2项之薄型半导体装置,其中该金属导线系为金线。5.如申请专利范围第3项之薄型半导体装置,其中该TAB之焊球系为锡球或金球。6.如申请专利范围第1.2或3项之薄型半导体装置,其中该接合强化结构系为多数凹孔。7.如申请专利范围第1.2或3项之薄型半导体装置,其中该接合强化结构系为具有凹陷构造之压花结构。8.如申请专利范围第1.2或3项之薄型半导体装置,其中该接合强化结构系为多数凸起。9.如申请专利范围第1.2或3项之薄型半导体装置,其中该接合强化结构系为具有凸起构造之压花结构。10.如申请专利范围第1.2或3项之薄型半导体装置,其中该接合强化结构系为具梯度之斜面结构。11.如申请专利范围第1.2或3项之薄型半导体装置,其中该接合强化结构系为具内凹角截面形状之结构。12.如申请专利范围第1.2或3项之薄型半导体装置,其中该接合强化结构系为具外凸角截面形状之结构。13.如申请专利范围第1.2或3项之薄型半导体装置,其中该接合强化结构系为具波纹截面形状之结构。14.如申请专利范围第1.2或3项之薄型半导体装置,其中该接合强化结构系为具缩颈部之多数凹孔。15.一种晶片座,系适用于申请专利范围第1.2或3项之薄型半导体装置,并具有第一表面、第二表面及侧表面,其中该晶片座之第一表面系用以与半导体晶片相接合,且至少在该晶片座之第一表面上供该半导体晶片接合之范围以外的区域上或该晶片座之侧表面上形成有接合强化结构。16.如申请专利范围第15项之晶片座,其中该接合强化结构系为多数凹孔。17.如申请专利范围第15项之晶片座,其中该接合强化结构系为具有凹陷构造之压花结构。18.如申请专利范围第15项之晶片座,其中该接合强化结构系为多数凸起。19.如申请专利范围第15项之晶片座,其中该接合强化结构系为具有凸起构造之压花结构。20.如申请专利范围第15项之晶片座,其中该接合强化结构系为具梯度之斜面结构。21.如申请专利范围第15项之晶片座,其中该接合强化结构系为具内凹角截面形状之结构。22.如申请专利范围第15项之晶片座,其中该接合强化结构系为具外凸角截面形状之结构。23.如申请专利范围第15项之晶片座,其中该接合强化结构系为具波纹截面形状之结构。24.如申请专利范围第15项之晶片座,其中该接合强化结构系为具缩颈部之多数凹孔。图式简单说明:第一图为习知半导体装置之示意图;第二图为习知薄型半导体装置之示意图;第三图为另一种习知薄型半导体装置之示意图;第四图为本发明之薄型半导体装置的第一实施例之示意图;第五图为本发明之薄型半导体装置的第二实施例之示意图;第六图A为本发明之晶片座的第一实施例之上视图;第六图B为第六图A所示第一实施例之正面剖视图;第七图A为本发明之晶片座的第二实施例之上视图;第七图B为第七图A所示第二实施例之正面剖视图;第八图为本发明之晶片座的第三实施例之正面剖视图;第九图为本发明之晶片座的第四实施例之正面剖视图;第十图为本发明之晶片座的第五实施例之正面剖视图;第十一图为本发明之晶片座的第六实施例之正面剖视图;第十二图为本发明之晶片座的第七实施例之正面剖视图;第十三图为本发明之晶片座的第八实施例之正面剖视图;第十四图A至第十四图C为本发明之晶片座的第九实施例之制程示意图。 |
