发明名称 制造具有多层电路之半导体装置之方法
摘要 一种制造具有铝导电层(7,12,15)多层电路(6,11,14)之半导体装置之方法,其系利用绝缘层(9,13)将各个铝导电层隔绝开。依据该方法,半导体本体(2)表面(l)上的铝导电层(20)覆盖上一层绝缘材料(21),并在该绝缘层内形成能到达该导电层且具有侧壁结构(23)的接触窗(22)。在侧壁上设有一导电中间层(24,28)与一铝层(25,29),并进行热处理,使得铝(26)从导电层成长到接触窗。钛导电中间层在接触窗的侧壁上。热处理时仍为封闭状的非常薄封闭铝层,可以在形成薄厚度侧壁的该钛层上形成。据此,该方法适合用来制造具者0.5μm或更小接触窗的多层电路之半导体装置,且具有l以上之纵横比。
申请公布号 TW451450 申请公布日期 2001.08.21
申请号 TW086116562 申请日期 1997.11.06
申请人 皇家飞利浦电子股份有限公司 发明人 玛瑞安尼里亚威伯斯特;亚伯杜斯吉哈杜斯迪克斯
分类号 H01L23/522 主分类号 H01L23/522
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种制造具有多层电路之半导体装置之方法,藉此在一半导体本体上形成一铝导电层,铝导电层系由一层绝缘材料所覆盖,在该绝缘层内形成一接触窗,该接触窗具有一侧壁以向下到达导电层,并且在该导电层上具有一导电中间层以及一铝层,进行热处理使得铝从导电层成长到接触窗内,其中在接触窗的侧壁上设有一钛导电中间层,及在热处理时形成Al3Ti。2.如申请专利范围第1项之方法,其特征在钛导电中间层是在接触窗的侧壁上,具有最小1nm的厚度。3.如申请专利范围第2项之方法,其特征在钛导电中间层不只是在接触窗的侧壁上,同时也在曝露于接触窗内的导电层上,导电层上的该钛导电中间层具有最大10nm的厚度。4.如申请专利范围中第1或2或3项之方法,其特征在热处理时沉积一第二铝层,在第二铝层内形成位于绝缘层上的一导电层,并且经由接触窗连接到绝缘层底下适当的导电层。5.如申请专利范围第4项之方法,其特征在接触窗侧壁上铝层的沉积以及第二铝层的沉积,在一个相同的反应室内连续的进行。6.如申请专利范围第5项之方法,其特征在半导体本体当接触窗侧壁上铝层在沉积时,会被加热到最高150℃的温度。7.如申请专利范围第6项之方法,其特征在半导体本体的温度最好是在接触窗侧壁上的铝层沉积之后的35s内,立即被加到最高450℃到500℃之间,并且保持该温度30到50s。图式简单说明:第一图是具有多层电路的半导体装置的剖示图,第二图到第五图以剖示方式显示出依据本发明之第一实施例的一些半导体制程步骤,第六图到第九图以剖示方式显示出依据本发明第二实施例的一些半导体制程步骤,以及第十图画出依据本发明的制造方法中半导体本体的温度梯度。
地址 荷兰