| 主权项 |
1.一种在半导体底材上制作金属连线之方法,该方法至少包含下列步骤:形成金属层于该半导体底材上;对该金属层进行微影制程以定义连线图案于该金属层中;对该金属层进行电浆处理以降低空洞形成机率,其中该电浆处理是在流量约800至1600 sccm之N2O气体环境下,以射频功率约100至300W,进行约30至90秒所形成;且进行高密度电浆(HDP)沉积程序以形成金属间介电层(IMD)于该半导体底材与该金属层上。2.如申请专利范围第1项之方法,其中上述金属层之材料可选择铝、钛、钨、铜、金、铂或其任意组合。3.如申请专利范围第1项之方法,其中上述之金属间介电层是由氧化矽所构成。4.如申请专利范围第1项之方法,其中上述之电浆处理程序更包括通入800至1600 sccm的氧气。5.如申请专利范围第1项之方法,其中上述之高密度电浆沉积程序是在射频偏压(bias-RF)约2500W以下,且通入He气体压力9托耳以上的环境中进行。6.如申请专利范围第1项之方法,其中上述之电浆程序可在金属层外表面,形成厚度约100至300埃之硬式罩壳,而提高该金属层之应力均衡。7.如申请专利范围第1项之方法,其中上述之金属层是由铝金属所构成,且该电浆程序可在该金属层外表面,形成氧化铝层,而提高该金属层之应力均衡。8.如申请专利范围第1项之方法,其中在形成上述金属层前,更包括形成一黏着层于半导体底材之上,以提升该金属层与该半导体底材间之附着能力。9.如申请专利范围第8项之方法,其中上述黏着层之材料可选择氮化钛、钛层或其任意组合。10.如申请专利范围第1项之方法,其中在形成上述金属层后,更包括形成一遮盖层于该金属层上表面,而防止沾染及避免氧气与该金属层发生反应。11.如申请专利范围第10项之方法,其中上述遮盖层之材料可选择氮化钛、钛层或其任意组合。12.一种在半导体底材上制作铝金属连线之方法,该方法至少包含下列步骤:形成铝金属层于该半导体底材上;蚀刻该铝金属层以定义连线图案于其中;形成厚度约100至300埃的氧化铝层于该铝金属层外表面以降低空洞形成机率;且进行高密度电浆(HDP)沉积程序以覆盖金属间介电层(IMD)于该半导体底材与该铝金属层上。13.如申请专利范围第12项之方法,其中上述金属层之材料为铝铜合金。14.如申请专利范围第12项之方法,其中上述之金属间介电层是由氧化矽所构成。15.如申请专利范围第12项之方法,其中上述之氧化铝层是进行电浆处理程序所形成。16.如申请专利范围第15项之方法,其中上述之电浆处理程序是在流量约800至1600 sccm之N2O气体环境下,以射频功率约100至300W,进行约30至90秒所形成。17.如申请专利范围第16项之方法,其中上述电浆处理程序更包括通入800至1600 sccm之O2气体。18.如申请专利范围第12项之方法,其中上述之高密度电浆沉积程序是在射频偏压(bias-RF)约2500W以下,且通入He气体压力9托耳以上的环境中进行。19.如申请专利范围第12项之方法,其中在形成上述铝金属层前,更包括形成一黏着层于该半导体底材之上,以提升该铝金属层与该半导体底材间之附着能力。20.如申请专利范围第19项之方法,其中上述黏着层之材料可选择氮化钛、钛层或其任意组合。21.如申请专利范围第12项之方法,其中在形成上述铝金属层后,更包括形成一遮盖层于该铝金属层上表面,而防止沾染及避免氧气与该铝金属层发生反应。22.如申请专利范围第21项之方法,其中上述遮盖层之材料可选择氮化钛、钛层或其任意组合。图式简单说明:第一图为半导体晶片之截面图,显示根据传统技术在半导体底材上形成铝金属连线所产生之空洞缺陷;第二图为铝金属连线其空洞缺陷之数据图,显示随着金属连线厚度上昇与截距下降,而使空洞缺陷产生机率增加之情形;第三图为铝金属连线其空洞缺陷之数据图,显示当金属连线厚度控制在9K埃,且金属线图案密度>35%时,空洞缺陷随着截距不同而改变之情形;第四图为铝金属连线其空洞缺陷之数据图,显示当金属连线厚度控制在9K埃,且金属线圈案密度<35%时,空洞缺陷随着截距不同而改变之情形;第五图为半导体晶片之截面图,显示根据本发明依序形成黏着层、金属层与遮盖层于半导体底材上之步骤;第六图为半导体晶片之截面图,显示根据本发明进行电浆处理以形成硬式罩壳于金属连线外表面之步骤;第七图为半导体晶片之截面图,显示根据本发明进行高密度电浆沉积程序,以形成金属间介电层覆盖于半导体底材上之步骤;及第八图为铝金属连线其空洞缺陷之数据图,显示根据本发明方法进行高密度电浆沉积程序时,当金属连线厚度控制在9K埃,即使金属线截距降低至0.8m,依旧不会产生空洞缺陷。 |
